一种保持占空比的组合逻辑电路

    公开(公告)号:CN103914578A

    公开(公告)日:2014-07-09

    申请号:CN201210595906.3

    申请日:2012-12-28

    Abstract: 本发明提出了一种保持占空比的组合逻辑电路实现结构,该电路结构具有保持输入输出信号占空比的特点。该发明适用于输入输出信号占空比一致性要求较高的电路设计领域,如双沿采样的同步电路设计领域。通过本发明可完成集成电路中时钟路径占空比保持,优势在于使得经组合逻辑的时钟信号占空比保持与输入信号一致,使得集成电路中数字电路建立(setup)时间更易满足收敛要求。

    一种时钟频率检测电路
    2.
    发明公开

    公开(公告)号:CN103647552A

    公开(公告)日:2014-03-19

    申请号:CN201310637010.1

    申请日:2013-12-03

    Inventor: 匙嘉敏 王延斌

    Abstract: 本发明提出一种时钟频率检测电路,由模拟频率检测模块和数字频率检测模块组成,模拟频率检测模块提供受工艺影响偏差的频率检测,数字频率检测模块在模拟频率检测模块频率检测的基础上进一步提高频率检测精度,实现更高精度的频率检测。此频率检测电路的频率检测精度不依赖于工艺偏差而主要依赖于基准时钟的频率精度。

    一种用于非接触卡芯片的工作频率调节方法和电路

    公开(公告)号:CN102968655A

    公开(公告)日:2013-03-13

    申请号:CN201110255705.4

    申请日:2011-08-31

    Abstract: 为了获得更快的交易速度,非接触卡芯片常常希望工作在更高的时钟频率。然而非接触卡工作在不同场强下时,能够获取的最大功率是不同的。场强越大,芯片能够获得的最大功率也越大,能够支持的工作频率越高。因此需要根据场强来选择非接触卡芯片的工作频率。本发明提供一种根据芯片放电电流和电源电压选择芯片工作频率的方法,保证芯片尽可能工作在较高的频率,而且不会出现工作频率升高导致的芯片复位和反复升降工作频率的现象。

    一种提升NOR FLASH可靠性的方法
    4.
    发明公开

    公开(公告)号:CN113903393A

    公开(公告)日:2022-01-07

    申请号:CN202110953010.7

    申请日:2021-08-19

    Inventor: 李建波 王延斌

    Abstract: 本发明提供一种提升NOR FLASH可靠性的方法,应用于芯片安全存储领域。该方法包括5个阶段:阶段1,更新擦除次数统计页;阶段2,更新ECC错误统计页;阶段3,更新地址映射信息页;阶段4,初始化地址映射表;阶段5,逻辑地址访问物理区。针对NOR FLASH可靠性问题,引入物理状态统计区包含擦除次数统计页和ECC错误统计页,擦除次数影响可靠性,而ECC错误表示发生失效,通过以上信息可以有效地评价NOR FLASH可靠性水平。同时加入冗余物理区,通过地址映射表替换失效的原始物理区。本发明提出的方法不仅可以评价NOR FLASH可靠性水平,同时提升NOR FLASH可靠性。

    一种用于非接触芯片的频率自适应调节装置及方法

    公开(公告)号:CN105528633A

    公开(公告)日:2016-04-27

    申请号:CN201510404286.4

    申请日:2015-07-10

    Abstract: 本发明提供了一种用于非接触芯片的频率自适应调节装置,包括:电源电压检测电路以及时钟门控电路;电源电压检测电路,用于监测芯片电源电压,电源电压高于检测电压阈值,输出高电平,否则,输出低电平;时钟门控电路,根据电源电压检测电路输出信号控制芯片的工作频率。本发明还提供了一种用于非接触芯片的频率自适应调节方法,采用本发明所述的方法和装置,可以实现芯片工作频率与当前场强自适应,充分利用当前场强。

    一种非接触式IC卡能量自适应方法

    公开(公告)号:CN104794413A

    公开(公告)日:2015-07-22

    申请号:CN201410427363.3

    申请日:2014-08-27

    Abstract: 本发明公开了一种非接触式IC卡能量自适应方法,主要应用于非接触式智能卡设计领域。通过此方法,非接触式IC卡根据射频场能量情况,可以实现自动调节自身的工作效率。最终达到:射频场强足够大时,通过提高工作效率尽量工作在更高的性能下;场强较小时,通过降低工作效率保证智能卡还能正常工作,防止产生系统复位。采用上述方法后,使非接触式IC卡的功耗管理更加有效,同时还能达到较高的能量利用率。

    芯片可靠性测试装置及芯片可靠性测试方法

    公开(公告)号:CN118671552A

    公开(公告)日:2024-09-20

    申请号:CN202410692501.4

    申请日:2024-05-30

    Inventor: 董攀 王延斌

    Abstract: 本发明公开了一种芯片可靠性测试装置及芯片可靠性测试方法。根据本发明实施例的芯片可靠性测试装置包括USB集线器模块;第一主控测试单元,所述第一主控测试单元的第一端与所述USB集线器模块的第一端口相连接以传递信息,所述第一主控测试单元的第二端用于第一测试芯片的连接;以及第二主控测试单元,所述第二主控测试单元的第一端与所述USB集线器模块的第二端口相连接以传递信息,所述第二主控测试单元的第二端用于第二测试芯片的连接。根据本发明实施例的芯片可靠性测试装置及芯片可靠性测试方法,可以完成多个测试芯片的同测,降低了测试成本,提升了测试效率。

    用于集成电路的转换电路和检测装置

    公开(公告)号:CN120064949A

    公开(公告)日:2025-05-30

    申请号:CN202510548227.8

    申请日:2025-04-28

    Inventor: 王延斌

    Abstract: 本申请公开了一种用于集成电路的转换电路和检测装置,转换电路包括:连接模块,用于与待检测的集成电路连接;至少一个继电器矩阵模块,与所述连接模块连接,将所述集成电路的引脚功能进行分类;至少一个交叉点开关矩阵模块,与所述继电器矩阵模块连接,将所述待检测的集成电路的引脚一一对应电连接至协议测试模块。本申请提供的用于集成电路的转换电路和检测装置,转换电路可以实现不同型号、不同封装的集成电路与检测装置之间的连接,从而一种检测装置可以完成多种集成电路的检测,提高了装置复用率以降低成本。

    一种基于芯片系统测试的故障检测和定位方法、介质及系统

    公开(公告)号:CN118362862A

    公开(公告)日:2024-07-19

    申请号:CN202410452949.9

    申请日:2024-04-16

    Abstract: 本发明属于芯片测试技术领域,具体涉及基于芯片系统测试的故障检测定位方法及系统。本发明中对芯片分别进行功能测试、内部逻辑测试以及存储器测试,将实测结果与预期结果进行对比和差异性分析;将差异性分析结果与芯片内部节点状态相结合,缩小故障范围,得到故障候选位置列表;提取故障特征,将其作为故障定位算法的输入,通过故障定位算法输出故障评分最高的故障候选位置,并将其定位为最终的故障源。本发明基于芯片系统测试结果,通过对比和分析芯片实测结果与预期结果的差异,运用故障算法进一步缩小故障范围,精确定位到芯片内部微小的、非直观的故障信号。

Patent Agency Ranking