公开(公告)号：CN110459473A

公开(公告)日：2019-11-15

申请号：CN201910328277.X

申请日：2019-04-23

Applicant: 丰田合成株式会社

Inventor： 上野幸久 ,  田中成明 ,  西井润弥 ,  冈彻

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

Abstract: 本发明的半导体装置及其制造方法能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。半导体装置的制造方法包括：在第一n型半导体层层叠p型半导体层的层叠工序；在从p型半导体层的表面中的形成有槽部的位置分离的位置离子注入n型杂质或者p型杂质的离子注入工序；通过热处理，形成使被离子注入的杂质活化的注入区域，且使p型半导体层所包含的p型杂质扩散至位于注入区域的下方的第一n型半导体层，从而形成p型杂质扩散区域的热处理工序；贯通p型半导体层形成底部位于第一n型半导体层内的槽部的槽部形成工序；以及在槽部的表面隔着绝缘膜形成第一电极的第一电极形成工序。

公开(公告)号：CN108574001A

公开(公告)日：2018-09-25

申请号：CN201810193710.9

申请日：2018-03-09

Applicant: 丰田合成株式会社

Inventor： 田中成明 ,  冈彻

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明提供提高半导体装置的耐压并抑制漏极-源极间的电容变高的技术。具有沟槽栅极结构的半导体装置具备第一n型半导体层、p型半导体层、沟槽、绝缘膜、栅极电极、源极电极以及漏极电极，第一n型半导体层具备含有p型杂质比含有n型杂质多的p型杂质含有区域，p型杂质含有区域与p型半导体层接触，在从n型半导体层与p型半导体层的层叠方向观察时，p型杂质含有区域位于不与源极电极的至少一部分重叠的位置且位于与沟槽的底面外周重叠的位置。

公开(公告)号：CN104078504A

公开(公告)日：2014-10-01

申请号：CN201410055965.0

申请日：2014-02-19

Applicant: 丰田合成株式会社

Inventor： 冈彻

IPC: H01L29/78 ,  H01L21/20

CPC classification number: H01L29/7813 ,  H01L29/0623 ,  H01L29/0661 ,  H01L29/0869 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42356 ,  H01L29/452 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7825 ,  H01L29/7827

Abstract: 本发明提供一种半导体装置及其制造方法。其中，半导体装置具备：第一n型半导体层，其具有第一界面、和构成从第一界面突出的凸部的上面的第二界面；p型半导体层，其是层叠于第一n型半导体层的p型半导体层，层叠于第一界面的第一部位、和层叠于第二界面的第二部位一样连接；第二n型半导体层；槽部，其是从第二n型半导体层贯通p型半导体层，并下陷至第一n型半导体层中的上述凸部的内侧。

公开(公告)号：CN105470304B

公开(公告)日：2018-09-14

申请号：CN201510612562.6

申请日：2015-09-23

Applicant: 丰田合成株式会社

Inventor： 伊奈务 ,  冈彻

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/417

Abstract: 本发明提供半导体装置及其制造方法。在半导体装置中，抑制制造成本以及元件尺寸，并且充分确保欧姆电极的欧姆特性。半导体装置具备：半导体层；第一电极，其与上述半导体层的一部分欧姆接触；绝缘膜，其以从上述半导体层上遍及到第一电极上的方式形成，在比第一电极的外缘端靠内侧具有开口部；第二电极，其形成在上述绝缘膜中与形成在上述第一电极上的部分不同的部分上；以及第三电极，其由与构成第二电极的成分相同的成分构成，经过开口部形成在第一电极上，并且以从第一电极上遍及到在绝缘膜上的比第一电极的外缘端靠内侧的方式形成。

公开(公告)号：CN104979407B

公开(公告)日：2017-12-05

申请号：CN201510047533.X

申请日：2015-01-29

Applicant: 丰田合成株式会社

Inventor： 长谷川一也 ,  冈彻 ,  田中成明

IPC: H01L29/872 ,  H01L29/47 ,  H01L21/329 ,  H01L21/28

CPC classification number: H01L29/475 ,  H01L21/28581 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/401 ,  H01L29/402 ,  H01L29/66143 ,  H01L29/66212 ,  H01L29/778 ,  H01L29/872

Abstract: 本发明提供一种可提高电极层和半导体层的势垒高度的技术。该半导体装置包含由半导体形成的半导体层以及与上述半导体层至少一部分肖特基接合的电极层，其中，上述电极层从上述半导体层侧依次包含第1层和第2层，上述第1层是主要由镍形成的层，膜厚为50～200nm，上述第2层是主要由选自钯、铂和铱中的至少1种金属形成的层，上述第2层的膜厚为上述第1层的膜厚以上。

公开(公告)号：CN106558616A

公开(公告)日：2017-04-05

申请号：CN201610349780.X

申请日：2016-05-24

Applicant: 丰田合成株式会社

Inventor： 伊奈务 ,  冈彻

IPC: H01L29/78

Abstract: 本发明涉及半导体装置以及电力转换装置。在半导体装置中抑制耐压的降低并且减少通态电阻。半导体装置具备基板、第一半导体层、第二半导体层、第三半导体层、沟槽以及覆盖沟槽的表面的绝缘膜，第一半导体层的载流子浓度在与面方向正交的厚度方向上形成峰值，上述第一半导体层中载流子浓度成为峰值的高浓度载流子区域在从沟槽远离基板侧的位置上向上述面方向扩张。

公开(公告)号：CN105938795A

公开(公告)日：2016-09-14

申请号：CN201610124912.9

申请日：2016-03-04

Applicant: 丰田合成株式会社

Inventor： 冈彻 ,  伊奈务

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L29/7813 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/401 ,  H01L29/402 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/513 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7811 ,  H02M1/4225 ,  Y02B70/126 ,  H01L29/42364 ,  H01L21/28158 ,  H01L21/28229

Abstract: 本发明提供一种半导体装置及其制造方法以及电力转换装置。在半导体装置中有效缓和沟槽MIS构造的电场集中。半导体装置具备第一半导体层；第二半导体层；第三半导体层；具有侧面和底面的沟部；主要由第一绝缘材料形成，是从侧面起遍及底面而形成的膜，具有侧面膜部和底面膜部的第一绝缘体；主要由具有比第一绝缘材料高的相对介电常数的第二绝缘材料形成，至少在被侧面膜部和底面膜部围起的区域的角部形成的第二绝缘体；以及隔着第一绝缘体和第二绝缘体而形成于沟部的内侧的电极，第二绝缘体的部位中位于角部的部位的以底面膜部的表面为基准的厚度比第二绝缘体的部位中在与第二半导体层之间夹有侧面膜部的部位的以侧面膜部的表面为基准的厚度大。

公开(公告)号：CN105448694A

公开(公告)日：2016-03-30

申请号：CN201510608643.9

申请日：2015-09-22

Applicant: 丰田合成株式会社

Inventor： 田中成明 ,  冈彻

IPC: H01L21/28

CPC classification number: H01L29/41725 ,  H01L21/28575 ,  H01L29/2003 ,  H01L29/452 ,  H01L21/28506 ,  H01L21/28079

Abstract: 本发明提供半导体装置及其制造方法。形成能够抑制由干式蚀刻引起的接触电阻的增大的电极。半导体装置的制造方法具备：在半导体层上形成层叠了多个电极层的电极的层叠工序；和对电极进行热处理的热处理工序，层叠工序包含：作为多个电极层中的一个，形成主要由铝(Al)构成的第一电极层的工序；作为多个电极层中的一个，在第一电极层上形成主要由具有比铝(Al)高的熔点且在450℃以上的温度下与铝(Al)发生反应的导电性材料构成的第二电极层的工序；以及作为多个电极层中距离半导体层最远的电极层，在第二电极层上形成主要由钯(Pd)构成的第三电极层的工序。

公开(公告)号：CN104979407A

公开(公告)日：2015-10-14

申请号：CN201510047533.X

申请日：2015-01-29

Applicant: 丰田合成株式会社

Inventor： 长谷川一也 ,  冈彻 ,  田中成明

IPC: H01L29/872 ,  H01L29/47 ,  H01L21/329 ,  H01L21/28

CPC classification number: H01L29/475 ,  H01L21/28581 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/401 ,  H01L29/402 ,  H01L29/66143 ,  H01L29/66212 ,  H01L29/778 ,  H01L29/872

Abstract: 本发明提供一种可提高电极层和半导体层的势垒高度的技术。该半导体装置包含由半导体形成的半导体层以及与上述半导体层至少一部分肖特基接合的电极层，其中，上述电极层从上述半导体层侧依次包含第1层和第2层，上述第1层是主要由镍形成的层，膜厚为50～200nm，上述第2层是主要由选自钯、铂和铱中的至少1种金属形成的层，上述第2层的膜厚为上述第1层的膜厚以上。

公开(公告)号：CN103178099A

公开(公告)日：2013-06-26

申请号：CN201210567894.3

申请日：2012-12-24

Applicant: 丰田合成株式会社

Inventor： 园山贵广 ,  冈彻

IPC: H01L29/51 ,  H01L21/285

CPC classification number: H01L29/401 ,  H01L21/28202 ,  H01L23/291 ,  H01L29/1033 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7786 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供MIS型半导体器件及其制造方法。具体而言，本发明提供了一种具有ZrOxNy栅极绝缘膜的其中阈值电压稳定的MIS型半导体器件。在具有5V或更大的工作电压的、具有在Si半导体层上的栅极绝缘膜和在栅极绝缘膜上的栅电极的MIS型半导体器件中，栅极绝缘膜由ZrOxNy(在此，x和y满足以下条件：x＞0，y＞0，0.3≤y/x≤10以及1.5≤0.55x+y≤1.7)形成。由于即使在施加大电压时阈值电压也不波动，因此，具有这样的栅极绝缘膜的MIS型半导体器件能够稳定地操作。