-
公开(公告)号：CN105470304A
公开(公告)日：2016-04-06
申请号：CN201510612562.6
申请日：2015-09-23
Applicant: 丰田合成株式会社
IPC: H01L29/78 , H01L21/28 , H01L29/417
CPC classification number: H01L29/2003 , H01L29/41741 , H01L29/513 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7813 , H01L29/41725 , H01L21/28 , H01L29/78
Abstract: 本发明提供半导体装置及其制造方法。在半导体装置中，抑制制造成本以及元件尺寸，并且充分确保欧姆电极的欧姆特性。半导体装置具备：半导体层；第一电极，其与上述半导体层的一部分欧姆接触；绝缘膜，其以从上述半导体层上遍及到第一电极上的方式形成，在比第一电极的外缘端靠内侧具有开口部；第二电极，其形成在上述绝缘膜中与形成在上述第一电极上的部分不同的部分上；以及第三电极，其由与构成第二电极的成分相同的成分构成，经过开口部形成在第一电极上，并且以从第一电极上遍及到在绝缘膜上的比第一电极的外缘端靠内侧的方式形成。
-
公开(公告)号：CN107634098B
公开(公告)日：2021-02-02
申请号：CN201710581314.9
申请日：2017-07-17
Applicant: 丰田合成株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本发明公开了半导体器件及其制造方法。为了抑制在具有栅极绝缘膜和栅电极的半导体器件中的电流泄漏。在沟槽的底表面、沟槽的侧表面和第二n型层的在沟槽的侧表面附近处的顶表面上经由栅极绝缘膜以膜的形式连续地形成栅电极。栅电极的底表面的端部与栅极绝缘膜的顶表面的端部对准，并且栅极绝缘膜的底表面的端部形成为与第二n型的面向栅电极的底表面的端部的表面接触。钝化膜覆盖器件的除了源电极和栅电极的接触孔之外的整个顶表面。
-
公开(公告)号：CN109585537A
公开(公告)日：2019-04-05
申请号：CN201811107461.3
申请日：2018-09-21
Applicant: 丰田合成株式会社
IPC: H01L29/40 , H01L29/739 , H01L29/78
Abstract: 一种半导体装置。提供缓和沟槽的底面端部附近的电场集中的技术。在半导体装置中，非有源区域具备：外周沟槽，其贯通第三半导体层和第二半导体层，到达第一半导体层并包围有源区域；第二绝缘膜，其覆盖外周沟槽的表面；导电体，其形成在被第二绝缘膜覆盖的外周沟槽，并与控制电极以及接触电极电绝缘；以及外周电极，其位于外周沟槽的外侧，与第二半导体层接触并与接触电极电连接。
-
公开(公告)号：CN105470304B
公开(公告)日：2018-09-14
申请号：CN201510612562.6
申请日：2015-09-23
Applicant: 丰田合成株式会社
IPC: H01L29/78 , H01L21/28 , H01L29/417
Abstract: 本发明提供半导体装置及其制造方法。在半导体装置中，抑制制造成本以及元件尺寸，并且充分确保欧姆电极的欧姆特性。半导体装置具备：半导体层；第一电极，其与上述半导体层的一部分欧姆接触；绝缘膜，其以从上述半导体层上遍及到第一电极上的方式形成，在比第一电极的外缘端靠内侧具有开口部；第二电极，其形成在上述绝缘膜中与形成在上述第一电极上的部分不同的部分上；以及第三电极，其由与构成第二电极的成分相同的成分构成，经过开口部形成在第一电极上，并且以从第一电极上遍及到在绝缘膜上的比第一电极的外缘端靠内侧的方式形成。
-
-
Patent Agency Ranking
公开(公告)号：CN105938795A
公开(公告)日：2016-09-14
申请号：CN201610124912.9
申请日：2016-03-04
Applicant: 丰田合成株式会社
IPC: H01L21/28 , H01L29/423
CPC classification number: H01L29/7813 , H01L29/0661 , H01L29/1608 , H01L29/2003 , H01L29/401 , H01L29/402 , H01L29/41766 , H01L29/42368 , H01L29/42376 , H01L29/513 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H02M1/4225 , Y02B70/126 , H01L29/42364 , H01L21/28158 , H01L21/28229
Abstract: 本发明提供一种半导体装置及其制造方法以及电力转换装置。在半导体装置中有效缓和沟槽MIS构造的电场集中。半导体装置具备第一半导体层；第二半导体层；第三半导体层；具有侧面和底面的沟部；主要由第一绝缘材料形成，是从侧面起遍及底面而形成的膜，具有侧面膜部和底面膜部的第一绝缘体；主要由具有比第一绝缘材料高的相对介电常数的第二绝缘材料形成，至少在被侧面膜部和底面膜部围起的区域的角部形成的第二绝缘体；以及隔着第一绝缘体和第二绝缘体而形成于沟部的内侧的电极，第二绝缘体的部位中位于角部的部位的以底面膜部的表面为基准的厚度比第二绝缘体的部位中在与第二半导体层之间夹有侧面膜部的部位的以侧面膜部的表面为基准的厚度大。
-
公开(公告)号：CN109585537B
公开(公告)日：2021-09-14
申请号：CN201811107461.3
申请日：2018-09-21
Applicant: 丰田合成株式会社
IPC: H01L29/40 , H01L29/739 , H01L29/78
Abstract: 一种半导体装置。提供缓和沟槽的底面端部附近的电场集中的技术。在半导体装置中，非有源区域具备：外周沟槽，其贯通第三半导体层和第二半导体层，到达第一半导体层并包围有源区域；第二绝缘膜，其覆盖外周沟槽的表面；导电体，其形成在被第二绝缘膜覆盖的外周沟槽，并与控制电极以及接触电极电绝缘；以及外周电极，其位于外周沟槽的外侧，与第二半导体层接触并与接触电极电连接。
-
-
公开(公告)号：CN107634098A
公开(公告)日：2018-01-26
申请号：CN201710581314.9
申请日：2017-07-17
Applicant: 丰田合成株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本发明公开了半导体器件及其制造方法。为了抑制在具有栅极绝缘膜和栅电极的半导体器件中的电流泄漏。在沟槽的底表面、沟槽的侧表面和第二n型层的在沟槽的侧表面附近处的顶表面上经由栅极绝缘膜以膜的形式连续地形成栅电极。栅电极的底表面的端部与栅极绝缘膜的顶表面的端部对准，并且栅极绝缘膜的底表面的端部形成为与第二n型的面向栅电极的底表面的端部的表面接触。钝化膜覆盖器件的除了源电极和栅电极的接触孔之外的整个顶表面。
-
公开(公告)号：CN104867978A
公开(公告)日：2015-08-26
申请号：CN201510066898.7
申请日：2015-02-09
Applicant: 丰田合成株式会社
IPC: H01L29/78 , H01L29/40 , H01L29/06 , H01L21/28 , H01L21/336
CPC classification number: H01L29/4236 , H01L21/30617 , H01L21/30621 , H01L21/3083 , H01L29/045 , H01L29/2003 , H01L29/207 , H01L29/41766 , H01L29/4238 , H01L29/452 , H01L29/495 , H01L29/4958 , H01L29/66348 , H01L29/66727 , H01L29/66734 , H01L29/7396 , H01L29/7397 , H01L29/7813
Abstract: 本发明涉及半导体装置及其制造方法，根据本发明能够提高半导体装置的电特性。半导体装置是使用了六方晶系的半导体的半导体装置，具备半导体基板；第一N型半导体层，其层叠在上述半导体基板上；P型半导体层，其层叠在上述第一N型半导体层上；第二N型半导体层，其层叠在上述P型半导体层上；以及槽部，其贯通上述第二N型半导体层和上述P型半导体层到达上述第一N型半导体层，上述槽部的长边方向是相对于[11－20]轴垂直偏±15°以下，上述槽部的侧壁具备与[0001]轴垂直的条纹状的凹凸。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.032 seconds)
