-
公开(公告)号：CN107634098A
公开(公告)日：2018-01-26
申请号：CN201710581314.9
申请日：2017-07-17
Applicant: 丰田合成株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本发明公开了半导体器件及其制造方法。为了抑制在具有栅极绝缘膜和栅电极的半导体器件中的电流泄漏。在沟槽的底表面、沟槽的侧表面和第二n型层的在沟槽的侧表面附近处的顶表面上经由栅极绝缘膜以膜的形式连续地形成栅电极。栅电极的底表面的端部与栅极绝缘膜的顶表面的端部对准，并且栅极绝缘膜的底表面的端部形成为与第二n型的面向栅电极的底表面的端部的表面接触。钝化膜覆盖器件的除了源电极和栅电极的接触孔之外的整个顶表面。
-
公开(公告)号：CN107419237A
公开(公告)日：2017-12-01
申请号：CN201710156820.3
申请日：2017-03-16
Applicant: 丰田合成株式会社
Inventor： 西井润弥
IPC: C23C16/455 , C23C16/56 , H01L21/02 , H01L21/28 , H01L21/3105 , H01L29/51
CPC classification number: H01L29/4236 , H01L21/0228 , H01L21/0234 , H01L21/28185 , H01L21/28211 , H01L21/28264 , H01L29/2003 , H01L29/518 , H01L29/66666 , H01L29/66734 , H01L29/7813 , H01L29/7827 , H01L29/8122 , C23C16/45525 , C23C16/56 , H01L21/02164 , H01L21/02271 , H01L21/02274 , H01L21/02337 , H01L21/3105 , H01L29/517
Abstract: 本发明提供一种制造机能稳定的半导体装置的技术。半导体装置的制造方法具备如下工序：第1工序，在半导体层上，以含有氮的有机金属为原料，通过原子层沉积法将绝缘膜成膜；第2工序，在含有氧和臭氧中的至少一者的环境下对上述绝缘膜进行氧等离子体处理；以及，第3工序，在上述第2工序后，在含氮环境下对上述绝缘膜进行热处理。
-
公开(公告)号：CN110459473B
公开(公告)日：2023-06-06
申请号：CN201910328277.X
申请日：2019-04-23
Applicant: 丰田合成株式会社
IPC: H01L21/336 , H01L29/78 , H01L29/10
Abstract: 本发明的半导体装置及其制造方法能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。半导体装置的制造方法包括：在第一n型半导体层层叠p型半导体层的层叠工序；在从p型半导体层的表面中的形成有槽部的位置分离的位置离子注入n型杂质或者p型杂质的离子注入工序；通过热处理，形成使被离子注入的杂质活化的注入区域，且使p型半导体层所包含的p型杂质扩散至位于注入区域的下方的第一n型半导体层，从而形成p型杂质扩散区域的热处理工序；贯通p型半导体层形成底部位于第一n型半导体层内的槽部的槽部形成工序；以及在槽部的表面隔着绝缘膜形成第一电极的第一电极形成工序。
-
Patent Agency Ranking
公开(公告)号：CN107634098B
公开(公告)日：2021-02-02
申请号：CN201710581314.9
申请日：2017-07-17
Applicant: 丰田合成株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本发明公开了半导体器件及其制造方法。为了抑制在具有栅极绝缘膜和栅电极的半导体器件中的电流泄漏。在沟槽的底表面、沟槽的侧表面和第二n型层的在沟槽的侧表面附近处的顶表面上经由栅极绝缘膜以膜的形式连续地形成栅电极。栅电极的底表面的端部与栅极绝缘膜的顶表面的端部对准，并且栅极绝缘膜的底表面的端部形成为与第二n型的面向栅电极的底表面的端部的表面接触。钝化膜覆盖器件的除了源电极和栅电极的接触孔之外的整个顶表面。
-
公开(公告)号：CN111668296B
公开(公告)日：2023-06-27
申请号：CN202010147590.6
申请日：2020-03-05
Applicant: 丰田合成株式会社
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 本发明公开了半导体装置及其制造方法。本发明提供了一种抑制了沟槽的角处的电流集中的III族氮化物半导体装置。半导体装置具有其中正六边形元胞以蜂窝状图案布置的图案。半导体层被沟槽划分为正六边形图案。凹部具有包含在被沟槽划分的半导体层的正六边形图案中的小的正六边形图案，其中该小的正六边形图案是通过以相同中心缩小半导体层的正六边形而获得的。此外，凹部的正六边形图案相对于半导体层的正六边形旋转30°。p型层的在沟槽的角附近的Mg活化率低于p型层的在沟槽的侧壁附近的其他区域中的Mg活化率。
-
公开(公告)号：CN111668296A
公开(公告)日：2020-09-15
申请号：CN202010147590.6
申请日：2020-03-05
Applicant: 丰田合成株式会社
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 本发明公开了半导体装置及其制造方法。本发明提供了一种抑制了沟槽的角处的电流集中的III族氮化物半导体装置。半导体装置具有其中正六边形元胞以蜂窝状图案布置的图案。半导体层被沟槽划分为正六边形图案。凹部具有包含在被沟槽划分的半导体层的正六边形图案中的小的正六边形图案，其中该小的正六边形图案是通过以相同中心缩小半导体层的正六边形而获得的。此外，凹部的正六边形图案相对于半导体层的正六边形旋转30°。p型层的在沟槽的角附近的Mg活化率低于p型层的在沟槽的侧壁附近的其他区域中的Mg活化率。
-
公开(公告)号：CN110459473A
公开(公告)日：2019-11-15
申请号：CN201910328277.X
申请日：2019-04-23
Applicant: 丰田合成株式会社
IPC: H01L21/336 , H01L29/78 , H01L29/10
Abstract: 本发明的半导体装置及其制造方法能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。半导体装置的制造方法包括：在第一n型半导体层层叠p型半导体层的层叠工序；在从p型半导体层的表面中的形成有槽部的位置分离的位置离子注入n型杂质或者p型杂质的离子注入工序；通过热处理，形成使被离子注入的杂质活化的注入区域，且使p型半导体层所包含的p型杂质扩散至位于注入区域的下方的第一n型半导体层，从而形成p型杂质扩散区域的热处理工序；贯通p型半导体层形成底部位于第一n型半导体层内的槽部的槽部形成工序；以及在槽部的表面隔着绝缘膜形成第一电极的第一电极形成工序。
-
公开(公告)号：CN107419237B
公开(公告)日：2019-04-02
申请号：CN201710156820.3
申请日：2017-03-16
Applicant: 丰田合成株式会社
Inventor： 西井润弥
IPC: C23C16/455 , C23C16/56 , H01L21/02 , H01L21/28 , H01L21/3105 , H01L29/51
Abstract: 本发明提供一种制造机能稳定的半导体装置的技术。半导体装置的制造方法具备如下工序：第1工序，在半导体层上，以含有氮的有机金属为原料，通过原子层沉积法将绝缘膜成膜；第2工序，在含有氧和臭氧中的至少一者的环境下对上述绝缘膜进行氧等离子体处理；以及，第3工序，在上述第2工序后，在含氮环境下对上述绝缘膜进行热处理。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.033 seconds)
