公开(公告)号：CN103489926B

公开(公告)日：2016-08-31

申请号：CN201310223568.5

申请日：2013-06-06

Applicant: 丰田合成株式会社

Inventor： 上野幸久 ,  冈彻

IPC: H01L29/861 ,  H01L29/40 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7827 ,  H01L29/0661 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/8613

Abstract: 本发明涉及半导体器件。具体地，本发明提供一种垂直二极管，包括衬底；n层和p层，设置在衬底的顶面上的n层和p层由GaN形成；形成在衬底的背面上的n电极；以及形成在p层的表面上的p电极。在器件的外周形成有台阶。形成有连续地覆盖台阶的侧表面和底表面的保护膜。在台阶的侧表面和底表面上经由保护膜形成有待连接至p电极的场板电极。当从PN结界面到台阶的底表面上的保护膜的表面的距离定义为h(μm)、保护膜的介电常数定义为εs、以及在台阶的侧表面上的PN结界面处的保护膜的厚度定义为d(μm)时，(εs·h)/d为4或更大并且εs/d为3或更大。

公开(公告)号：CN110459473A

公开(公告)日：2019-11-15

申请号：CN201910328277.X

申请日：2019-04-23

Applicant: 丰田合成株式会社

Inventor： 上野幸久 ,  田中成明 ,  西井润弥 ,  冈彻

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

Abstract: 本发明的半导体装置及其制造方法能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。半导体装置的制造方法包括：在第一n型半导体层层叠p型半导体层的层叠工序；在从p型半导体层的表面中的形成有槽部的位置分离的位置离子注入n型杂质或者p型杂质的离子注入工序；通过热处理，形成使被离子注入的杂质活化的注入区域，且使p型半导体层所包含的p型杂质扩散至位于注入区域的下方的第一n型半导体层，从而形成p型杂质扩散区域的热处理工序；贯通p型半导体层形成底部位于第一n型半导体层内的槽部的槽部形成工序；以及在槽部的表面隔着绝缘膜形成第一电极的第一电极形成工序。

公开(公告)号：CN110459473B

公开(公告)日：2023-06-06

申请号：CN201910328277.X

申请日：2019-04-23

Applicant: 丰田合成株式会社

Inventor： 上野幸久 ,  田中成明 ,  西井润弥 ,  冈彻

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

Abstract: 本发明的半导体装置及其制造方法能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。半导体装置的制造方法包括：在第一n型半导体层层叠p型半导体层的层叠工序；在从p型半导体层的表面中的形成有槽部的位置分离的位置离子注入n型杂质或者p型杂质的离子注入工序；通过热处理，形成使被离子注入的杂质活化的注入区域，且使p型半导体层所包含的p型杂质扩散至位于注入区域的下方的第一n型半导体层，从而形成p型杂质扩散区域的热处理工序；贯通p型半导体层形成底部位于第一n型半导体层内的槽部的槽部形成工序；以及在槽部的表面隔着绝缘膜形成第一电极的第一电极形成工序。

公开(公告)号：CN109585537A

公开(公告)日：2019-04-05

申请号：CN201811107461.3

申请日：2018-09-21

Applicant: 丰田合成株式会社

Inventor： 伊奈务 ,  上野幸久 ,  冈彻

IPC: H01L29/40 ,  H01L29/739 ,  H01L29/78

Abstract: 一种半导体装置。提供缓和沟槽的底面端部附近的电场集中的技术。在半导体装置中，非有源区域具备：外周沟槽，其贯通第三半导体层和第二半导体层，到达第一半导体层并包围有源区域；第二绝缘膜，其覆盖外周沟槽的表面；导电体，其形成在被第二绝缘膜覆盖的外周沟槽，并与控制电极以及接触电极电绝缘；以及外周电极，其位于外周沟槽的外侧，与第二半导体层接触并与接触电极电连接。

公开(公告)号：CN109585537B

公开(公告)日：2021-09-14

申请号：CN201811107461.3

申请日：2018-09-21

Applicant: 丰田合成株式会社

Inventor： 伊奈务 ,  上野幸久 ,  冈彻

IPC: H01L29/40 ,  H01L29/739 ,  H01L29/78

Abstract: 一种半导体装置。提供缓和沟槽的底面端部附近的电场集中的技术。在半导体装置中，非有源区域具备：外周沟槽，其贯通第三半导体层和第二半导体层，到达第一半导体层并包围有源区域；第二绝缘膜，其覆盖外周沟槽的表面；导电体，其形成在被第二绝缘膜覆盖的外周沟槽，并与控制电极以及接触电极电绝缘；以及外周电极，其位于外周沟槽的外侧，与第二半导体层接触并与接触电极电连接。

公开(公告)号：CN103489926A

公开(公告)日：2014-01-01

申请号：CN201310223568.5

申请日：2013-06-06

Applicant: 丰田合成株式会社

Inventor： 上野幸久 ,  冈彻

IPC: H01L29/861 ,  H01L29/40 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7827 ,  H01L29/0661 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/8613

Abstract: 本发明涉及半导体器件。具体地，本发明提供一种垂直二极管，包括衬底；n层和p层，设置在衬底的顶面上的n层和p层由GaN形成；形成在衬底的背面上的n电极；以及形成在p层的表面上的p电极。在器件的外周形成有台阶。形成有连续地覆盖台阶的侧表面和底表面的保护膜。在台阶的侧表面和底表面上经由保护膜形成有待连接至p电极的场板电极。当从PN结界面到台阶的底表面上的保护膜的表面的距离定义为h(μm)、保护膜的介电常数定义为εs、以及在台阶的侧表面上的PN结界面处的保护膜的厚度定义为d(μm)时，(εs·h)/d为4或更大并且εs/d为3或更大。