-
公开(公告)号：CN103840031A
公开(公告)日：2014-06-04
申请号：CN201210490731.X
申请日：2012-11-27
Applicant: 中国科学院微电子研究所
IPC: H01L31/18
CPC classification number: Y02P70/521 , H01L31/02363
Abstract: 本发明公开了一种控制锗表面形貌的方法，该方法是将锗(Ge)置于纯氧或氧气(O2)与其它性质稳定气体的混合气体中，调节氧气(O2)分压和反应温度至高温低压工作区域，控制反应时间实现锗表面形貌控制，具体包括：步骤1：将待刻蚀表面形貌的锗样品置于真空室中；步骤2：向真空室内充入低氧分压气体；步骤3：将真空室升温至500℃～700℃，使锗与氧分子结合生成可挥发性的一氧化锗，控制反应时间就能实现锗表面的形貌控制。本发明可以增大锗表面的表面积从而提高锗表面对光的吸收效率并降低对光的反射率，可应用于太阳能电池相关领域，具有低成本易控制效益高的优点。
-
公开(公告)号：CN103617319A
公开(公告)日：2014-03-05
申请号：CN201310610979.X
申请日：2013-11-26
Applicant: 中国科学院微电子研究所
IPC: G06F17/50
Abstract: 本发明公开了一种III-V族MOSFET的小信号模型参数直接提取方法，属于微电子集成电路技术领域。该方法是通过焊盘和金属互联线去嵌，利用晶体管直流转移特性和冷态S参数确定提取晶体管寄生电阻时的合适偏置条件，然后在该偏置条件下去除沟道电阻影响，线性拟合提取寄生电阻参数，最后去嵌寄生电阻，利用III-V族MOSFET的小信号模型等效电路和曲线拟合来提取本征参数。本发明提供的小信号参数直接提取过程完全符合器件的物理意义，为集成电路技术应用提供必要的基础，同时对于新材料和新结构等其他类型器件的小信号模型参数提取具有很好的借鉴作用。
-
公开(公告)号：CN102983172A
公开(公告)日：2013-03-20
申请号：CN201210546329.9
申请日：2012-12-14
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/20 , H01L21/336
Abstract: 本发明公开了一种GaAs基垂直结构MOS器件及其制作方法，该GaAs基垂直结构MOS器件包括：一N型GaAs衬底层；在该N型GaAs衬底层上形成的N型低掺杂GaAs层；在该N型低掺杂GaAs层上形成的N型低掺杂InGaP层；在该N型掺杂InGaP层上形成的N型掺杂GaAs层；在该N型掺杂GaAs层上形成的P型III-V族半导体沟道层；在该P型III-V族半导体沟道层上形成的高掺杂III-V族半导体欧姆接触层；在该P型III-V族半导体沟道层和欧姆接触层中形成的P型区域；在该N型掺杂InGaP层以上，N型低掺杂GaAs层P型III-V族半导体沟道层和欧姆接触层中形成的栅槽结构，在该栅槽结构中形成的栅介质层；在该栅介质层上形成的栅金属电极；在该欧姆接触层和P型区域上形成的源金属电极；在该N型GaAs衬底背面形成的漏金属电极。
-
公开(公告)号：CN102931231A
公开(公告)日：2013-02-13
申请号：CN201210482729.8
申请日：2012-11-23
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L29/78 , H01L29/06
Abstract: 本发明公开了一种高迁移率III-V族金属氧化物半导体场效应晶体管，包括一单晶衬底，在单晶衬底上形成的缓冲层，在缓冲层中形成的平面掺杂层，在缓冲层上形成的高迁移率沟道层，在高迁移率沟道层上形成的掺杂界面控制层，在掺杂界面控制层上形成的高掺杂半导体层，在高掺杂半导体层上形成的窄带隙欧姆接触层，在窄带隙欧姆接触层上形成的源漏金属电极，刻蚀至掺杂界面控制层的栅槽结构位于二个源漏金属电极中间，高K栅介质均匀覆盖栅槽内表面，栅金属电极形成于高K栅介质上。本发明公开的III-V MOS器件结构不仅能降低MOS界面态密度、提高沟道迁移率，而且可以提高沟道中二维电子(空穴)气浓度，满足高速低电压工作高迁移率CMOS技术的应用需求。
-
公开(公告)号：CN103700620A
公开(公告)日：2014-04-02
申请号：CN201310733672.9
申请日：2013-12-26
Applicant: 中国科学院微电子研究所
IPC: H01L21/768 , H01L21/8238
CPC classification number: H01L21/28512 , H01L21/2855 , H01L29/45
Abstract: 本发明公开了一种制作金属与n型半导体锗源漏接触的方法，该方法包括：清洗n型半导体单晶锗片；在该清洗后的锗片上沉积NiSn合金；以及在氮气的氛围下进行退火合金化，形成NiSnGe合金，从而得到NiSnGe与n型半导体锗的源漏接触。本发明提供的制作金属与半导体锗源漏接触的方法，是在金属与n型锗接触之间引入应变元素Sn，降低了接触的势垒高度，使得在n型锗上能实现较低电阻率的接触，解决了采用锗作为沟道材料的器件的源漏接触问题，从而进一步提高半导体锗MOS器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN103700581A
公开(公告)日：2014-04-02
申请号：CN201310737885.9
申请日：2013-12-26
Applicant: 中国科学院微电子研究所
IPC: H01L21/28 , H01L21/336
CPC classification number: H01L21/28 , H01L21/28512 , H01L29/45
Abstract: 本发明公开了一种制作金属与n型半导体锗源漏接触的方法，该方法包括：清洗n型半导体单晶锗片；利用含硫的钝化液对该n型半导体单晶锗片的表面进行钝化；以及在该钝化后的n型半导体单晶锗片表面沉积金属作为源漏接触。本发明提供的制作金属与半导体锗源漏接触的方法，是在金属与n型锗接触之间引入钝化层，使得在n型锗上能实现较低电阻率的接触，能解决采用锗作为沟道材料的器件的源漏问题，从而进一步提高半导体锗MOS器件的性能。
-
公开(公告)号：CN103595385A
公开(公告)日：2014-02-19
申请号：CN201310607972.2
申请日：2013-11-25
Applicant: 中国科学院微电子研究所
IPC: H03K17/687
Abstract: 本发明公开了一种III-V族MOSFET器件的射频开关电路，该射频开关电路包括一个由GaAs MOSFET构成的自偏置开关电路，该自偏置开关电路是射频信号通路，具有两个直流电压偏置端，每个直流电压偏置端均连接有一个静电保护电路，用以防止开关由于静电带来的大电压而损坏；同时，每个直流电压偏置端还连接有一个自升压电路，用以对直流供电电压进行升压。该电路采用GaAs MOSFET器件制作开关电路，在提高射频开关速度的同时，提高了栅的动态范围，实现了低的插入损耗，提高了传统射频开关的集成性。
-
公开(公告)号：CN102938380A
公开(公告)日：2013-02-20
申请号：CN201210495451.8
申请日：2012-11-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/18
Abstract: 本发明公开了一种在Ⅲ-Ⅴ化合物半导体衬底制作超浅结的方法，包括：清洗具有外延层的单晶衬底；在该外延层用硫化铵或其他液体的表面钝化，在该钝化表面沉积介质作为阻挡层，以借助低温退火工艺将硫或其他元素扩散到单晶衬底以形成超浅结；或者，在单晶衬底上沉积大原子难熔金属作为扩散阻挡层将Ni、Ti以及它们的组合，以借助低温退火工艺扩散到单晶衬底以形成超浅结；或者，在钝化表面沉积大原子难熔金属作为扩散阻挡层将扩散金属Ni、Ti以及它们的组合和钝化元素，以借助低温退火工艺扩散到单晶衬底以形成具有混合相的超浅结。本发明提供的制作超浅结的方法，解决了在栅长到90nm以下时器件的源/漏问题，进而提高Ⅲ-Ⅴ化合物半导体MOS器件的性能。
-
公开(公告)号：CN104573283B
公开(公告)日：2018-03-23
申请号：CN201510049824.2
申请日：2015-01-30
Applicant: 中国科学院微电子研究所
IPC: G06F17/50
Abstract: 本发明公开了一种半导体器件参数提取装置及方法，涉及微电子集成电路技术领域，该半导体器件参数提取方法包括：用于编写电路网表的电路描述步骤；用于布局测试计划以得到完备数据结果的器件测试步骤；用于从测试计划中提取寄生单元参数和本征器件模型参数的参数提取步骤；以及用于将提取出的半导体器件参数导出的参数导出步骤。本发明提高了参数提取的灵活度和模型参数的准确性，并与商用模型结合实现便捷性，具有实际的应用价值。
-
公开(公告)号：CN103617319B
公开(公告)日：2017-06-13
申请号：CN201310610979.X
申请日：2013-11-26
Applicant: 中国科学院微电子研究所
IPC: G06F17/50
Abstract: 本发明公开了一种III‑V族MOSFET的小信号模型参数直接提取方法，属于微电子集成电路技术领域。该方法是通过焊盘和金属互联线去嵌，利用晶体管直流转移特性和冷态S参数确定提取晶体管寄生电阻时的合适偏置条件，然后在该偏置条件下去除沟道电阻影响，线性拟合提取寄生电阻参数，最后去嵌寄生电阻，利用III‑V族MOSFET的小信号模型等效电路和曲线拟合来提取本征参数。本发明提供的小信号参数直接提取过程完全符合器件的物理意义，为集成电路技术应用提供必要的基础，同时对于新材料和新结构等其他类型器件的小信号模型参数提取具有很好的借鉴作用。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.021 seconds)
