大规模DSP并行计算装置
    2.
    发明公开

    公开(公告)号:CN112631986A

    公开(公告)日:2021-04-09

    申请号:CN202011580095.0

    申请日:2020-12-28

    Abstract: 本发明公开的一种大规模DSP并行计算装置,旨在提供一种开发环境简单,可移植性好,安全可靠的DSP并行计算装置。本发明通过下述技术方案实现:背板单元利用高速印制板PCB布线技术引出安装槽位的RIO网络与网络交换单元进行连接,每个数字信号处理器DSP芯片子卡板载DDR3芯片与加载FLASH芯片和EEPROM芯片阵列协同实现并行计算单元,DSP芯片线阵排列对称分布连接在网络交换单元的两边;控制单元通过网线连接网络交换单元,完成网络路由,基于测点计算的子任务动态分发给各计算节点,自动分配计算资源给新建立的任务,通过接收用户下发的计算任务,自动分配DSP计算资源,采用不同进程或同一进程完成所有迭代计算。

    大规模矩阵QR分解并行计算结构

    公开(公告)号:CN111858465A

    公开(公告)日:2020-10-30

    申请号:CN202010609939.3

    申请日:2020-06-29

    Abstract: 本发明公开的大规模矩阵QR分解并行计算结构涉及数字信号处理领域,旨在提供一种并行逻辑清晰,吞吐率高、延迟低的三级并行计算结构,本发明通过下述技术方案实现:在采用多核处理器芯片构建处理器集群系统和QR分解并行计算结构中,顶层架构将待分解矩阵分割成多个数据分片,通过多核处理器节点间互联的通信网络分发到各级节点,各级节点根据二叉树完整结构依次逐级计算,每级节点并行计算;中层架构进行矩阵分块,沿着对角子阵逐层进行运算;底层架构利用处理器指令集进行多数据并行的矢量计算,完成单核的QR分解和乘法操作。多核处理器集群采用逐层分解的结构实现大规模矩阵的QR并行分解。

    一种用于进行矩阵奇异值分解的CPU-FPGA异构计算架构

    公开(公告)号:CN119739677A

    公开(公告)日:2025-04-01

    申请号:CN202411829338.8

    申请日:2024-12-12

    Abstract: 本申请公开了一种用于进行矩阵奇异值分解的CPU‑FPGA异构计算架构,包括虚拟化的FPGA,且所述FPGA被划分为静态区、服务区以及动态区;所述FPGA基于虚拟内存加载资源调度算法,使得服务区能够根据具体需求加载相应功能电路,并在不需要相应功能时,将服务区相应的硬件资源分配给动态区;其中,所述静态区包括:PGA和CPU通信的xDMA数据通路、对动态区和服务区进行分区以及部分重构的电路;所述动态区包括:读写状态机、旁路转换缓冲TLB、用户逻辑接口UIL以及存放用户逻辑的可部分重构的用户逻辑区域,且所述用户逻辑区域被划分为若干vFPGA,各vFPGA加载有单边Jacobi矩阵奇异值分解算法。通过本申请架构设计简化了异构加速算法的开发流程,并实现了奇异值分解计算的高效并行。

    大规模DSP并行计算装置
    5.
    发明授权

    公开(公告)号:CN112631986B

    公开(公告)日:2024-04-02

    申请号:CN202011580095.0

    申请日:2020-12-28

    Abstract: 本发明公开的一种大规模DSP并行计算装置,旨在提供一种开发环境简单,可移植性好,安全可靠的DSP并行计算装置。本发明通过下述技术方案实现:背板单元利用高速印制板PCB布线技术引出安装槽位的RIO网络与网络交换单元进行连接,每个数字信号处理器DSP芯片子卡板载DDR3芯片与加载FLASH芯片和EEPROM芯片阵列协同实现并行计算单元,DSP芯片线阵排列对称分布连接在网络交换单元的两边;控制单元通过网线连接网络交换单元,完成网络路由,基于测点计算的子任务动态分发给各计算节点,自动分配计算资源给新建立的任务,通过接收用户下发的计算任务,自动分配DSP计算资源,采用不同进程或同一进程完成所有迭代计算。

    实时处理高速数字信号数据流的方法

    公开(公告)号:CN110442446A

    公开(公告)日:2019-11-12

    申请号:CN201910580688.8

    申请日:2019-06-29

    Abstract: 本发明公开的一种实时处理高速数字信号数据流的方法,旨在提供一种具备扩展性和移植性的实时处理高速数据流的方法。本发明通过下述技术方案予以实现:在通用调度域中,系统控制器接收处理节点控制器上报资源状态和心跳检测信息,任务驱动器将实时计算图分解为多个任务组,向系统控制器申请每个任务组运行的计算资源,向对应的节点控制器发送各个任务组的执行请求;节点控制器接收任务组管理器的状态上报,响应任务驱动器的发送执行器文件,创建一个或多个任务组管理器,并上报资源使用情况;任务组管理器监控实时计算域中执行器的运行;实时计算域中每个执行器根据运行参数,实时处理从前置顶点输入的数据流,对高速数据信号流进行实时协同处理。

    多通道电压采集模块
    8.
    发明公开

    公开(公告)号:CN109030926A

    公开(公告)日:2018-12-18

    申请号:CN201810683126.1

    申请日:2018-06-28

    Abstract: 本发明公开了一种多通道电压采集模块,利用本发明电路组成结构简单,易扩展、功耗低。并通过下述技术方案实现:模数转换芯片AD7327通过高速串行外设接口SPI连接包含了大规模可编程门阵列FPGA的模块支持单元MSU而组成多通道电压采集的核心硬件架构;板载电压通用标准电路单元将板载电压模拟信号输入到AD7327中的内置模拟通道选择器,模拟通道选择器根据IN0至IN7通道依次选择板载电压通用标准电路单元先后输出的电压选择信号到模数转换器ADC进行模数转换,控制逻辑寄存器将产生的电压范围为0~10V的控制参数反馈到模数转换器ADC,列化出高数串行总线至DIN总线转串口,读取转换结果到AD7327驱动器中完成模数转换的循环。

    材料形变位移计算方法和计算系统

    公开(公告)号:CN116244984A

    公开(公告)日:2023-06-09

    申请号:CN202211629563.8

    申请日:2022-12-19

    Abstract: 本发明公开了材料形变位移计算方法和计算系统,方法包括:响应于获取的设计参数,构建对应结构和几何模型并生成刚度矩阵K和载荷列阵F;将刚度矩阵K按行压缩稀疏化存储,输入载荷列阵F并选取Krylov子空间维度m、初值U0和容许误差ε;构建Krylov子空间的一组标准正交基;计算位移U在Krylov子空间中的最佳逼近Um;计算残差||F‑KUm||,若残差小于容许误差ε则输出最佳逼近Um作为材料形变位移;若残差大于容许误差ε则以最佳逼近Um作为新的初值更新Krylov子空间并重新计算材料形变位移。本发明提供一种可灵活部署、高效并行的刚度计算方法,实现有限元分析的加速。

Patent Agency Ranking