公开(公告)号：CN1716563A

公开(公告)日：2006-01-04

申请号：CN200510078641.X

申请日：2005-06-22

Applicant: 三洋电机株式会社

Inventor： 小内聪 ,  畑博嗣

IPC: H01L21/76 ,  H01L21/283

CPC classification number: H01L21/763 ,  H01L21/76224

Abstract: 一种半导体装置的制造方法，在现有的半导体装置的制造方法中，在分离区域的形成区域形成凹部，在分离区域不形成平面，而存在配线层在凹部上方断线这样的问题。在本发明半导体装置的制造方法中，在除去用于SIT法的氧化硅膜(4)时，除去包覆槽(12)内壁的HTO膜(13)的一部分，在分离区域形成凹部(16)。然后，在包括凹部(16)的外延层(3)上面堆积TEOS膜(17)，并进行反复蚀刻，在凹部(16)中埋设绝缘隔离物(18)。由此，分离区域上面形成实质上的平坦面(15)，即使在分离区域的凹部上面形成配线层的情况下，也可以防止断线。另外，在分离区域形成实质上的平坦面(15)，可形成电容元件等无源元件。

公开(公告)号：CN1731568A

公开(公告)日：2006-02-08

申请号：CN200510082072.6

申请日：2005-07-01

Applicant: 三洋电机株式会社

Inventor： 小内聪 ,  奥田敏弘

IPC: H01L21/331 ,  H01L21/283 ,  H01L29/73

CPC classification number: H01L29/66272 ,  H01L21/763

Abstract: 一种半导体装置的制造方法。目前，存在来自与基极区域相邻的槽部的结晶缺陷导致集电极－基极间产生接合漏电流的问题。在本发明中，在氧化硅膜(15)及TEOS膜(16)上形成开口部(17)，距槽部(8)的上端部(18)具有隔开距离(t1)。利用开口部(17)形成基极引出电极(21)。然后，从基极引出电极(21)通过固相扩散形成外部基极区域(19)。此时，在外部基极区域(19)和槽部(8)的上端部(18)具有隔开距离(t2)。通过该制造方法，可抑制集电极－基极间产生接合漏电流。

公开(公告)号：CN100376025C

公开(公告)日：2008-03-19

申请号：CN200510078641.X

申请日：2005-06-22

Applicant: 三洋电机株式会社

Inventor： 小内聪 ,  畑博嗣

IPC: H01L21/76 ,  H01L21/283

CPC classification number: H01L21/763 ,  H01L21/76224

Abstract: 一种半导体装置的制造方法，在现有的半导体装置的制造方法中，在分离区域的形成区域形成凹部，在分离区域不形成平面面，而存在配线层在凹部上方断线这样的问题。在本发明半导体装置的制造方法中，在除去用于SIT法的氧化硅膜(4)时，除去包覆槽(12)内壁的HTO膜(13)的一部分，在分离区域形成凹部(16)。然后，在包括凹部(16)的外延层(3)上面堆积TEOS膜(17)，并进行反复蚀刻，在凹部(16)中埋设绝缘隔离物(18)。由此，分离区域上面形成实质上的平坦面(15)，即使在分离区域的凹部上面形成配线层的情况下，也可以防止断线。另外，在分离区域形成实质上的平坦面(15)，可形成电容元件等无源元件。

公开(公告)号：CN101771013A

公开(公告)日：2010-07-07

申请号：CN200910262202.2

申请日：2009-12-22

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 小内聪 ,  赤石实 ,  石关浩史 ,  佐野芳明

IPC: H01L23/482 ,  H01L21/60

CPC classification number: H01L23/53238 ,  H01L24/03 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/04042 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05556 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48463 ,  H01L2224/48644 ,  H01L2224/48655 ,  H01L2224/48664 ,  H01L2224/48844 ,  H01L2224/48855 ,  H01L2224/48864 ,  H01L2224/85 ,  H01L2224/85205 ,  H01L2924/00011 ,  H01L2924/00015 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/05042 ,  H01L2924/10253 ,  H01L2924/13091 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/01006

Abstract: 一种半导体装置，其在铜配线上把铜引线进行引线接合而构成，抑制配线脱落和在铜引线下的绝缘膜出现裂纹的不好情况。本发明的半导体装置具备：在半导体基板(1)上形成的铜配线(8)、把所述铜配线(8)的表面和侧面覆盖地形成的镀敷层(10)、经由所述镀敷层(10)在所述铜配线(8)上进行引线接合的铜引线(22)。

公开(公告)号：CN1755904A

公开(公告)日：2006-04-05

申请号：CN200510082137.7

申请日：2005-07-04

Applicant: 三洋电机株式会社 ,  三洋半导体制造株式会社

Inventor： 小内聪 ,  寺中志敦

IPC: H01L21/331 ,  H01L21/283 ,  H01L29/73 ,  H01L21/76 ,  H01L21/8222

CPC classification number: H01L29/66272 ,  H01L29/7322

Abstract: 本发明涉及一种半导体装置的制造方法。目前存在埋入扩散层在其他的热处理工序中超出必要而爬上，而不能得到所希望的耐压特性的问题。在本发明中，形成N型埋入扩散层(2)后，为了将用于元件间隔离等的槽部(8)的角部(9)圆化，而进行干式蚀刻。进而，由采用例如CVD法的NSG膜(10)添埋槽部(8)，构成隔离区域的沟槽(12)由采用例如CVD法的HTO膜(13)及多晶硅膜(14)添埋。通过该制造方法，可抑制N型埋入扩散层(2)超出必要而爬上，得到具有所希望的耐压特性的半导体装置。