公开(公告)号：CN1716563A

公开(公告)日：2006-01-04

申请号：CN200510078641.X

申请日：2005-06-22

Applicant: 三洋电机株式会社

Inventor： 小内聪 ,  畑博嗣

IPC: H01L21/76 ,  H01L21/283

CPC classification number: H01L21/763 ,  H01L21/76224

Abstract: 一种半导体装置的制造方法，在现有的半导体装置的制造方法中，在分离区域的形成区域形成凹部，在分离区域不形成平面，而存在配线层在凹部上方断线这样的问题。在本发明半导体装置的制造方法中，在除去用于SIT法的氧化硅膜(4)时，除去包覆槽(12)内壁的HTO膜(13)的一部分，在分离区域形成凹部(16)。然后，在包括凹部(16)的外延层(3)上面堆积TEOS膜(17)，并进行反复蚀刻，在凹部(16)中埋设绝缘隔离物(18)。由此，分离区域上面形成实质上的平坦面(15)，即使在分离区域的凹部上面形成配线层的情况下，也可以防止断线。另外，在分离区域形成实质上的平坦面(15)，可形成电容元件等无源元件。

公开(公告)号：CN1213474C

公开(公告)日：2005-08-03

申请号：CN01135723.1

申请日：2001-09-07

Applicant: 三洋电机株式会社

Inventor： 高田忠良 ,  北村修 ,  大川重明 ,  畑博嗣 ,  藤沼近雄

IPC: H01L21/822 ,  H01L21/331

CPC classification number: H01L21/76297 ,  H01L21/76264 ,  H01L21/8228 ,  H01L21/84 ,  H01L27/1203

Abstract: 本发明在NPN晶体管和纵型PNP晶体管的介质隔离型的互补型双极型晶体管中提供实现晶体管的高耐压化用的一种半导体集成电路装置的制造方法。在形成本发明的半导体集成电路装置的集电区和集电极引出区时，在每个外延层中同时形成集电区的埋入层和集电极引出区的埋入层。然后，使各自的埋入层扩散并使其连接，刻蚀成V槽型。由此，同时形成已被厚膜化的集电区和集电极引出区，实现了高耐压化的半导体集成电路装置。

公开(公告)号：CN101276814A

公开(公告)日：2008-10-01

申请号：CN200710185780.1

申请日：2007-12-21

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 相马充 ,  畑博嗣 ,  天辰芳正

IPC: H01L27/06 ,  H01L21/822 ,  H01L21/76

Abstract: 一种半导体装置及其制造方法。由于在现有的半导体装置中构成分离区域的P型埋置扩散层的横方向扩散宽度会扩宽等，存在难于使分离区域的形成区域变窄这样的问题。在本发明的半导体装置中，在P型单晶硅衬底(6)上形成外延层(7)。在衬底6及外延层(7)中形成分离区域(1、2、3)，划分成多个元件形成区域。连结P型埋置扩散层(8、9)及P型扩散层(10)，形成分离区域(1)。然后，通过在P型埋置扩散层(8)和P型扩散层(10)之间配置P型埋置扩散层(9)，从而使P型埋置扩散层(8)的横方向扩散宽度W1变窄。利用此结构，可使分离区域(1)的形成区域变窄。

公开(公告)号：CN101276814B

公开(公告)日：2011-01-19

申请号：CN200710185780.1

申请日：2007-12-21

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 相马充 ,  畑博嗣 ,  天辰芳正

IPC: H01L27/06 ,  H01L21/822 ,  H01L21/76

Abstract: 一种半导体装置及其制造方法。由于在现有的半导体装置中构成分离区域的P型埋置扩散层的横方向扩散宽度会扩宽等，存在难于使分离区域的形成区域变窄这样的问题。在本发明的半导体装置中，在P型单晶硅衬底(6)上形成外延层(7)。在衬底6及外延层(7)中形成分离区域(1、2、3)，划分成多个元件形成区域。连结P型埋置扩散层(8、9)及P型扩散层(10)，形成分离区域(1)。然后，通过在P型埋置扩散层(8)和P型扩散层(10)之间配置P型埋置扩散层(9)，从而使P型埋置扩散层(8)的横方向扩散宽度W1变窄。利用此结构，可使分离区域(1)的形成区域变窄。

公开(公告)号：CN1996615A

公开(公告)日：2007-07-11

申请号：CN200610163632.5

申请日：2006-12-01

Applicant: 三洋电机株式会社

Inventor： 相马充 ,  畑博嗣 ,  赤石实

IPC: H01L29/73 ,  H01L21/331 ,  H01L27/06 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L29/7322 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/0821 ,  H01L29/7833

Abstract: 本发明涉及一种半导体装置及其制造方法。在现有的半导体装置中，存在构成分离区域的P型埋入扩散层的横向扩散宽度宽，而难以缩小装置尺寸的问题。本发明的半导体装置中，在P型单晶硅基板(6)上形成两层外延层(7)、(8)。在外延层(7)、(8)上，形成有构成分离区域(3)、(4)、(5)的P型埋入扩散层(43)、(44)、(45)及P型扩散层(46)、(47)、(48)。此时，P型埋入扩散层(43)、(44)、(45)自第一层外延层(7)的表面扩散而形成。通过该结构，P型埋入扩散层(43)、(44)、(45)的横向扩散宽度W1、W2、W3变窄，从而能够缩小NPN晶体管(1)的装置尺寸。

公开(公告)号：CN1187830C

公开(公告)日：2005-02-02

申请号：CN01137074.2

申请日：2001-09-07

Applicant: 三洋电机株式会社

Inventor： 高田忠良 ,  北村修 ,  大川重明 ,  畑博嗣 ,  藤沼近雄

IPC: H01L27/082 ,  H01L21/8222

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/76297 ,  H01L21/8228 ,  H01L27/1203

Abstract: 提供一种用于在NPN晶体管与纵型PNP晶体管的介质隔离式互补型双极晶体管中实现晶体管的高耐压化的半导体集成电路装置及其制造方法。在本发明的半导体集成电路装置及其制造方法中，当形成半导体集成电路装置的集电极区域(32、33)时，通过层叠4层外延层，形成具有能够耐受高压的层厚的集电极区域(32、33)。另外，为了减低两个晶体管(21)和(22)的相互干扰产生的影响并减低寄生晶体管的发生，用V沟槽型蚀刻到更深的部位，并通过多晶硅(42)在两者之间实现了介质隔离。

公开(公告)号：CN100585857C

公开(公告)日：2010-01-27

申请号：CN200610164045.8

申请日：2006-12-06

Applicant: 三洋电机株式会社

Inventor： 相马充 ,  畑博嗣 ,  赤石实

IPC: H01L27/06 ,  H01L29/73 ,  H01L21/822 ,  H01L21/331

CPC classification number: H01L29/7833 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/66272 ,  H01L29/7322

Abstract: 本发明提供一种半导体装置及其制造方法。在以往的半导体装置中，存在由于构成分离区的P型埋入扩散层的横向扩散宽度变宽，而难以得到所希望的耐压特性的问题。在本发明的半导体装置中，在P型单晶硅基板(6)上形成两层外延层(7)、(8)，外延层(8)与外延层(7)相比是高杂质浓度。外延层(7)、(8)由分离区(3)、(4)、(5)划分成多个元件形成区域，在一个元件形成区域上形成有NPN晶体管(1)。并且，在作为NPN晶体管(1)的基区而使用的P型扩散层(12)与P型分离区(3)之间形成有N型扩散层(14)。根据该结构，基区-分离区之间难以产生短路，可以提高NPN晶体管(1)的耐压特性。

公开(公告)号：CN100479163C

公开(公告)日：2009-04-15

申请号：CN200610004122.3

申请日：2006-02-21

Applicant: 三洋电机株式会社

Inventor： 神田良 ,  菊地修一 ,  大竹诚治 ,  畑博嗣

IPC: H01L27/04 ,  H01L23/62

CPC classification number: H01L29/7322 ,  H01L21/761 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/0821 ,  H01L29/1008 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/6625 ,  H01L29/66272 ,  H01L29/66659 ,  H01L29/735 ,  H01L29/7835

Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN结区域被破坏的问题。在本发明的半导体装置中，在衬底(2)和外延层(3)上形成有P型埋入扩散层(4)。N型埋入扩散层(5)与P型埋入扩散层(4)重叠形成，且在元件形成区域的下方形成有过电压保护用的PN结区域(19)。PN结区域(19)的击穿电压比源-漏极间的击穿电压低。根据该结构，可防止击穿电流集中在PN结区域(19)，且可由过电压保护半导体元件。

公开(公告)号：CN100474614C

公开(公告)日：2009-04-01

申请号：CN200610165955.8

申请日：2006-12-11

Applicant: 三洋电机株式会社

Inventor： 相马充 ,  畑博嗣 ,  赤石实

IPC: H01L29/73 ,  H01L27/092 ,  H01L21/331 ,  H01L21/8238

CPC classification number: H01L21/8249 ,  H01L27/0623 ,  H01L29/1004 ,  H01L29/66272 ,  H01L29/7322

Abstract: 本发明涉及一种半导体装置。本发明所要解决的课题是在现有半导体装置中由构成分离区域的P型埋入扩散层横向扩散宽度扩展等而引起的难于得到所希望的耐压特性的问题。解决课题的手段是，本发明的半导体装置在P型单晶硅衬底(6)上形成外延层(7)。在外延层(7)上形成分离区域(3)、(4)、(5)而划分成多个元件形成区域。在元件形成区域之一中，形成NPN晶体管(1)。且在作为NPN晶体管(1)的基极区域使用的P型扩散层(10)与P型分离区域(3)之间形成N型扩散层(12)。根据该结构能使基极区域-分离区域之间难于短路而提高NPN晶体管(1)的耐压特性。

公开(公告)号：CN101304029B

公开(公告)日：2011-01-19

申请号：CN200810127733.6

申请日：2008-02-05

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 相马充 ,  畑博嗣 ,  天辰芳正

IPC: H01L27/04 ,  H01L27/06 ,  H01L21/822 ,  H01L21/8249 ,  H01L21/76

Abstract: 本发明涉及一种半导体装置及其制造方法。在现有的半导体装置中，由于构成ISO的P型埋入层的横向扩散宽度扩展等，存在ISO的形成区域难以变窄这样的问题。在本发明的半导体装置中，在P型基板(6)上形成2层的EPI(7)、(8)。在基板(6)及EPI(7)、(8)中形成ISO(1)、(2)、(3)，划分为多个岛。ISO(1)连结L-ISO(9)、M-ISO(10)及U-ISO(11)而形成。在L-ISO(9)和U-ISO(11)之间配置M-ISO(10)，使L-ISO(9)的横向扩散宽度(W1)变窄。通过该结构，使ISO(1)的形成区域变窄。