-
公开(公告)号:CN101533855A
公开(公告)日:2009-09-16
申请号:CN200910128528.6
申请日:2009-03-16
IPC: H01L29/78 , H01L29/36 , H01L21/336 , H01L21/20 , H01L21/265
CPC classification number: H01L29/7813 , H01L29/0619 , H01L29/0878 , H01L29/1083 , H01L29/1095 , H01L29/66734 , H01L29/7809 , H01L29/7811
Abstract: 本发明涉及一种绝缘栅型半导体装置及其制造方法。形成有绝缘栅型半导体元件的阱区域是扩散区域,越在其底部,杂质浓度变得越低,存在电阻增加的问题。因此,特别是在漏极向上结构的绝缘栅型半导体元件中存在接通电阻增加的问题。通过层积两个p型杂质区域而构成p型阱区域。各p型杂质区域依次层积在表面注入了p型杂质的n型半导体层,通过热处理同时扩散而构成p型阱区域。由此,能够得到直到所希望的深度杂质浓度都大致均匀的p型阱区域,该杂质浓度为用于确保所希望的耐压的足够的杂质浓度。
-
公开(公告)号:CN101533855B
公开(公告)日:2011-01-19
申请号:CN200910128528.6
申请日:2009-03-16
IPC: H01L29/78 , H01L29/36 , H01L21/336 , H01L21/20 , H01L21/265
CPC classification number: H01L29/7813 , H01L29/0619 , H01L29/0878 , H01L29/1083 , H01L29/1095 , H01L29/66734 , H01L29/7809 , H01L29/7811
Abstract: 本发明涉及一种绝缘栅型半导体装置及其制造方法。形成有绝缘栅型半导体元件的阱区域是扩散区域,越在其底部,杂质浓度变得越低,存在电阻增加的问题。因此,特别是在漏极向上结构的绝缘栅型半导体元件中存在接通电阻增加的问题。通过层积两个p型杂质区域而构成p型阱区域。各p型杂质区域依次层积在表面注入了p型杂质的n型半导体层,通过热处理同时扩散而构成p型阱区域。由此,能够得到直到所希望的深度杂质浓度都大致均匀的p型阱区域,该杂质浓度为用于确保所希望的耐压的足够的杂质浓度。
-
公开(公告)号:CN1971859A
公开(公告)日:2007-05-30
申请号:CN200610144613.8
申请日:2006-11-09
Applicant: 三洋电机株式会社
IPC: H01L21/331
Abstract: 一种半导体器件制造方法,包括在包含活性区的半导体衬底上形成导电层和硅膜,在活性区上的硅膜上形成含第一杂质的发射极电极,用发射极电极作为掩模部分地蚀刻硅膜,形成覆盖半导体衬底的绝缘膜和覆盖发射极电极侧面的侧壁膜,在导电层和硅膜中引入第二杂质,使第二杂质到达入活性区,形成在导电层和硅膜中的部分中的含第二杂质的杂质区,以及将发射极电极中所含第一杂质扩散到硅膜中,在硅膜中形成含第一杂质的第一区和不含第一杂质的第二区。
-
公开(公告)号:CN1790736A
公开(公告)日:2006-06-21
申请号:CN200510119957.9
申请日:2005-09-27
Applicant: 三洋电机株式会社
IPC: H01L29/73
Abstract: 本发明提供一种减小发射极层的宽度、高性能的半导体装置。该半导体装置包括:集电极层(2),其形成在半导体基板(1)之上;含有硅的导电层(4),其形成在集电极层之上;硅膜(5),其形成在导电层(4)之上;发射极电极(7a),其形成在硅膜(5)之上;侧面膜(9),其覆盖发射极电极(7a)的侧面,所述发射极电极(7a)的底面高于侧面膜的下表面,所述硅膜的所述第2区域(5)的至少一部分位于导电层(4)与侧面膜(9)之间;杂质区域(10),其与所述导电层相邻形成;和硅化物膜(8b),其跨越所述第2区域(5)的所述侧面、导电层(4)的所述侧面和杂质区域(10)的所述表面形成。
-
-
-