公开(公告)号：CN100527387C

公开(公告)日：2009-08-12

申请号：CN200610004866.5

申请日：2006-01-10

Applicant: 三洋电机株式会社

Inventor： 藤岛达也 ,  福田干夫 ,  塚田雄二 ,  绪方敬士 ,  饭田伊豆雄

IPC: H01L21/8234

CPC classification number: H01L27/0629 ,  H01L21/823462 ,  H01L28/40

Abstract: 一种半导体装置的制造方法，在同一半导体衬底上具有电容和MOS晶体管的半导体装置中，防止电容的绝缘破坏。在P型半导体衬底(1)的整个面上形成作为高耐压MOS晶体管的栅极绝缘膜的SiO2膜(11)。在覆盖高耐压MOS晶体管形成区域R1及与电容形成区域R4邻接的槽绝缘膜(7a、7b)边缘的SiO2膜(11a)的一部分上选择地形成光致抗蚀层(12)，并以该光致抗蚀层(12)为掩模，蚀刻除去SiO2膜(11)。在进行该蚀刻时，由于以光致抗蚀层(12)为掩模，故与电容邻接的槽绝缘膜(7a、7b)的边缘不会过度损伤。将该蚀刻时残留的SiO2膜(11a)和之后形成的SiO2膜作为电容绝缘膜。

公开(公告)号：CN1719594A

公开(公告)日：2006-01-11

申请号：CN200510081905.7

申请日：2005-07-06

Applicant: 三洋电机株式会社

Inventor： 尾关和之 ,  塚田雄二

IPC: H01L21/8234

CPC classification number: H01L21/823481 ,  H01L21/823462

Abstract: 一种具有膜厚不同的多个栅极绝缘膜的半导体集成电路装置的制造方法，谋求提高栅极绝缘膜的可靠性、提高MOS晶体管的特性。在第一区域R1及第三区域R3的SiO2膜8上选择性形成光致抗蚀剂层9，通过蚀刻除去第二区域R2的SiO2膜8。然后，在除去光致抗蚀剂层9之后，使硅衬底1热氧化，在第二区域R2形成比第一栅极绝缘膜8a薄的SiO2膜8b。然后，蚀刻除去第三区域R3的SiO2膜8b。然后，在除去光致抗蚀剂层10后，使硅衬底1热氧化，在第三区域R3上形成比第二栅极绝缘膜8b薄的SiO2膜8c。

公开(公告)号：CN1855467B

公开(公告)日：2011-06-15

申请号：CN200610067985.5

申请日：2006-03-27

Applicant: 三洋电机株式会社

Inventor： 高井信行 ,  铃木琢也 ,  塚田雄二

IPC: H01L23/485 ,  H01L21/28 ,  H01L21/60

CPC classification number: H01L24/03 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05082 ,  H01L2224/05138 ,  H01L2224/05166 ,  H01L2224/05187 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/45124 ,  H01L2224/48463 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2924/04953 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/00015

Abstract: 本发明提供一种具有由含铝的配线层构成的焊盘的半导体装置及其制造方法，可谋求其成品率的提高。本发明的半导体装置的制造方法包括：将形成在半导体衬底(10)最上层的第二配线层(22)(例如由铝构成)上的反射防止层(23A)(例如由钛合金构成)的一部分蚀刻除去的工序；形成覆盖反射防止层(23A)及未形成反射防止层(23A)的第二配线层(22)的一部分上，并且具有将第二配线层(22)的其他部分露出的开口部(24)的钝化层(25A)的工序；通过切割将半导体衬底(10)分离为多个半导体芯片的工序。由此，在开口部(24)内不露出反射防止层23A，可抑制现有例中出现的第二配线层(22)和反射防止层(23A)的电池反应引起的第二配线层22的溶出。

公开(公告)号：CN1825566A

公开(公告)日：2006-08-30

申请号：CN200610004866.5

申请日：2006-01-10

Applicant: 三洋电机株式会社

Inventor： 藤岛达也 ,  福田干夫 ,  塚田雄二 ,  绪方敬士 ,  饭田伊豆雄

IPC: H01L21/8234

CPC classification number: H01L27/0629 ,  H01L21/823462 ,  H01L28/40

Abstract: 一种半导体装置的制造方法，在同一半导体衬底上具有电容和MOS晶体管的半导体装置中，防止电容的绝缘破坏。在P型半导体衬底(1)的整个面上形成作为高耐压MOS晶体管的栅极绝缘膜的SiO2膜(11)。在覆盖高耐压MOS晶体管形成区域R1及与电容形成区域R4邻接的槽绝缘膜(7a、7b)边缘的SiO2膜(11a)的一部分上选择地形成光致抗蚀层(12)，并以该光致抗蚀层(12)为掩模，蚀刻除去SiO2膜(11)。在进行该蚀刻时，由于以光致抗蚀层(12)为掩模，故与电容邻接的槽绝缘膜(7a、7b)的边缘不会过度损伤。将该蚀刻时残留的SiO2膜(11a)和之后形成的SiO2膜作为电容绝缘膜。

公开(公告)号：CN1855467A

公开(公告)日：2006-11-01

申请号：CN200610067985.5

申请日：2006-03-27

Applicant: 三洋电机株式会社

Inventor： 高井信行 ,  铃木琢也 ,  塚田雄二

IPC: H01L23/485 ,  H01L21/28 ,  H01L21/60

CPC classification number: H01L24/03 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/48 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05082 ,  H01L2224/05138 ,  H01L2224/05166 ,  H01L2224/05187 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/45124 ,  H01L2224/48463 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2924/04953 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/00015

Abstract: 本发明提供一种具有由含铝的配线层构成的焊盘的半导体装置及其制造方法，可谋求其成品率的提高。本发明的半导体装置的制造方法包括：将形成在半导体衬底(10)最上层的第二配线层(22)(例如由铝构成)上的反射防止层(23A)(例如由钛合金构成)的一部分蚀刻除去的工序；形成覆盖反射防止层(23A)及未形成反射防止层(23A)的第二配线层(22)的一部分上，并且具有将第二配线层(22)的其他部分露出的开口部(24)的钝化层(25A)的工序；通过切割将半导体衬底(10)分离为多个半导体芯片的工序。由此，在开口部(24)内不露出反射防止层23A，可抑制现有例中出现的第二配线层(22)和反射防止层(23A)的电池反应引起的第二配线层22的溶出。

公开(公告)号：CN1674250A

公开(公告)日：2005-09-28

申请号：CN200510003660.6

申请日：2005-01-07

Applicant: 三洋电机株式会社

Inventor： 田中直明 ,  塚田雄二 ,  渡辺雄一

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/31 ,  H01L21/3205 ,  H01L21/3213 ,  H01L21/78

CPC classification number: H01L21/32137 ,  H01L21/02087 ,  H01L21/32115 ,  H01L21/7684

Abstract: 一种半导体装置的制造方法，通过除去半导体晶片斜面部的蚀刻残留，抑制之后工序中的再粘附。本发明半导体装置的制造方法包括：在半导体晶片(1)上形成栅极绝缘膜或绝缘膜的工序；在所述栅极绝缘膜或绝缘膜上形成用于形成栅极电极或配线的导电膜的工序；通过反复腐蚀所述导电膜形成栅极电极或配线的工序，其中，所述反复腐蚀工序是各向同性蚀刻。