公开(公告)号：CN100527387C

公开(公告)日：2009-08-12

申请号：CN200610004866.5

申请日：2006-01-10

Applicant: 三洋电机株式会社

Inventor： 藤岛达也 ,  福田干夫 ,  塚田雄二 ,  绪方敬士 ,  饭田伊豆雄

IPC: H01L21/8234

CPC classification number: H01L27/0629 ,  H01L21/823462 ,  H01L28/40

Abstract: 一种半导体装置的制造方法，在同一半导体衬底上具有电容和MOS晶体管的半导体装置中，防止电容的绝缘破坏。在P型半导体衬底(1)的整个面上形成作为高耐压MOS晶体管的栅极绝缘膜的SiO2膜(11)。在覆盖高耐压MOS晶体管形成区域R1及与电容形成区域R4邻接的槽绝缘膜(7a、7b)边缘的SiO2膜(11a)的一部分上选择地形成光致抗蚀层(12)，并以该光致抗蚀层(12)为掩模，蚀刻除去SiO2膜(11)。在进行该蚀刻时，由于以光致抗蚀层(12)为掩模，故与电容邻接的槽绝缘膜(7a、7b)的边缘不会过度损伤。将该蚀刻时残留的SiO2膜(11a)和之后形成的SiO2膜作为电容绝缘膜。

公开(公告)号：CN1825566A

公开(公告)日：2006-08-30

申请号：CN200610004866.5

申请日：2006-01-10

Applicant: 三洋电机株式会社

Inventor： 藤岛达也 ,  福田干夫 ,  塚田雄二 ,  绪方敬士 ,  饭田伊豆雄

IPC: H01L21/8234

CPC classification number: H01L27/0629 ,  H01L21/823462 ,  H01L28/40

Abstract: 一种半导体装置的制造方法，在同一半导体衬底上具有电容和MOS晶体管的半导体装置中，防止电容的绝缘破坏。在P型半导体衬底(1)的整个面上形成作为高耐压MOS晶体管的栅极绝缘膜的SiO2膜(11)。在覆盖高耐压MOS晶体管形成区域R1及与电容形成区域R4邻接的槽绝缘膜(7a、7b)边缘的SiO2膜(11a)的一部分上选择地形成光致抗蚀层(12)，并以该光致抗蚀层(12)为掩模，蚀刻除去SiO2膜(11)。在进行该蚀刻时，由于以光致抗蚀层(12)为掩模，故与电容邻接的槽绝缘膜(7a、7b)的边缘不会过度损伤。将该蚀刻时残留的SiO2膜(11a)和之后形成的SiO2膜作为电容绝缘膜。