公开(公告)号：CN114256269A

公开(公告)日：2022-03-29

申请号：CN202110836683.4

申请日：2021-07-23

Applicant: 三星电子株式会社

Inventor： 高秉贤 ,  宋承砇 ,  申重植 ,  权容真 ,  金振赫 ,  孙洪翼

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 一种半导体器件，包括：衬底，具有单元阵列和延伸区域；栅电极结构，具有沿第一方向堆叠的栅电极；沟道，在单元阵列区域上穿过栅电极结构；第一划分图案，在单元阵列和延伸区域上沿第二方向延伸，该第一划分图案位于栅电极结构在第三方向上的相对侧；绝缘图案结构，在延伸区域上部分地穿过栅电极结构；通孔，穿过绝缘图案结构；以及支撑层，在栅电极结构上并在单元阵列和延伸区域上延伸，该支撑层接触第一划分图案的上侧壁，并且该支撑层不接触延伸区域上的第一划分图案与绝缘图案结构相邻的部分的上表面。

公开(公告)号：CN117956801A

公开(公告)日：2024-04-30

申请号：CN202311412567.5

申请日：2023-10-27

Applicant: 三星电子株式会社

Inventor： 金振赫 ,  成玎镛 ,  申重植 ,  韩智勋

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/27 ,  H10B43/35 ,  G11C5/02 ,  G11C5/06

Abstract: 一种半导体器件，包括：具有第一和第二区域的衬底；第一堆叠结构，包括在第一区域中在第一方向上堆叠的下部栅电极；穿透第一堆叠结构的第一沟道结构；第二堆叠结构，在第一堆叠结构和第一沟道结构上，并且包括在第一方向上堆叠的上部栅电极；穿透第二堆叠结构的第二沟道结构；第一模结构，包括在第二区域中堆叠的下部水平牺牲层；穿透第一模结构的对准结构；以及第二模结构，在第一模结构和对准结构上，并且包括堆叠的上部水平牺牲层，其中下部水平牺牲层的数量少于下部栅电极的数量。

公开(公告)号：CN118943171A

公开(公告)日：2024-11-12

申请号：CN202410565769.1

申请日：2024-05-09

Applicant: 三星电子株式会社

Inventor： 朴京恩 ,  郭率美 ,  金振赫 ,  金亨珍 ,  成玎镛 ,  申旻树 ,  辛承俊 ,  申重植 ,  郑圣熙 ,  韩智勋

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/10 ,  H01L29/08 ,  H10B80/00

Abstract: 一种垂直存储器件可以包括：在基板上的公共源极板，包括第一区域和第二区域；栅极图案结构，在公共源极板上并从第一区域延伸到第二区域，其中栅极图案结构包括栅极图案和第一绝缘层，其中相邻的栅极图案结构彼此间隔开；第一分隔图案，填充在第一区域上在相邻的栅极图案结构之间的第一开口；第二分隔图案，填充在第二区域上在相邻的栅极图案结构之间的第二开口，其中第二分隔图案中的至少一个连接到第一分隔图案中的至少一个，以及其中第二分隔图案具有与第一分隔图案的形状不同的形状；以及沟道结构，穿过在第一区域上的栅极图案结构。

公开(公告)号：CN117750768A

公开(公告)日：2024-03-22

申请号：CN202311212758.7

申请日：2023-09-19

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  权俊瑛 ,  金志荣 ,  金振赫 ,  成锡江

IPC: H10B41/35 ,  H10B41/41 ,  H10B43/35 ,  H10B43/40

Abstract: 半导体器件包括栅电极结构、第一划分图案和存储沟道结构。栅电极结构包括在第一方向上堆叠并在第二方向上延伸的栅电极。第一划分图案在第二方向上延伸穿过栅电极结构，并且在第三方向上划分栅电极结构。存储沟道结构延伸穿过栅电极结构，并且包括沟道和电荷储存结构。第一划分图案包括在第三方向上彼此相对的第一侧壁和第二侧壁。第一凹槽在第一侧壁上在第二方向上彼此间隔开，并且第二凹槽在第二侧壁上在第二方向上彼此间隔开。第一凹槽和第二凹槽在第三方向上不重叠。

公开(公告)号：CN117295336A

公开(公告)日：2023-12-26

申请号：CN202310648333.4

申请日：2023-06-02

Applicant: 三星电子株式会社

Inventor： 李瑟智 ,  金振赫 ,  李秉一 ,  李世勋 ,  全珍愚

IPC: H10B43/27 ,  H10B43/30 ,  H10B41/27 ,  H10B41/30

Abstract: 一种半导体器件包括：存储单元结构，在外围电路结构上；贯通布线区域，在外围电路结构上；以及阻挡结构，围绕贯通布线区域。存储单元结构包括：交替堆叠的栅电极和第一层间绝缘层，栅电极在第二区域上形成阶梯形状；沟道结构；以及隔离区域，贯穿栅电极。贯通布线区域包括：第二层间绝缘层和牺牲绝缘层，在第二区域上交替堆叠；以及贯通接触插塞，贯穿第二层间绝缘层和牺牲绝缘层并电连接到电路器件。牺牲绝缘层中的每一个包括凹陷部分，该凹陷部分从阻挡结构朝向牺牲绝缘层中的每一个水平地凹陷。

公开(公告)号：CN114361168A

公开(公告)日：2022-04-15

申请号：CN202110725883.2

申请日：2021-06-29

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金振赫 ,  金廷奂

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 提供了一种半导体器件和电子系统，所述器件包括：基板，包括单元阵列区域和连接区域；堆叠件，包括垂直地堆叠在基板上的多个电极；源极导电图案，在单元阵列区域上位于基板与堆叠件之间；虚设绝缘图案，在连接区域上位于基板与堆叠件之间；导电支撑图案，位于堆叠件与源极导电图案之间以及堆叠件与虚设绝缘图案之间；多个第一垂直结构，位于单元阵列区域上并穿透堆叠件、导电支撑图案和源极导电图案；以及多个第二垂直结构，位于连接区域上并穿透堆叠件、导电支撑图案和虚设绝缘图案。

公开(公告)号：CN113053911A

公开(公告)日：2021-06-29

申请号：CN202011558824.2

申请日：2020-12-25

Applicant: 三星电子株式会社

Inventor： 金江旻 ,  金振赫 ,  成政泰 ,  申重植 ,  李星炯

IPC: H01L27/11582

Abstract: 一种半导体器件包括：第一基板，包括单元区域和围绕单元区域的延伸区域；在第一基板上的公共源极板；在公共源极板上的支撑件；第一堆叠结构，在支撑件上并包括交替地堆叠的第一绝缘膜和第一栅电极；沟道孔，在单元区域上穿透第一堆叠结构、支撑件和公共源极板；以及电极隔离沟槽，在单元区域上在第一方向上与沟道孔间隔开，在第二方向上延伸，并穿透第一堆叠结构、支撑件和公共源极板，其中在与电极隔离沟槽相邻的第一区域中的支撑件的第一厚度大于形成在电极隔离沟槽与沟道孔之间的第二区域中的支撑件的第二厚度。