-
公开(公告)号：CN111354731B
公开(公告)日：2025-01-10
申请号：CN201911014685.4
申请日：2019-10-23
Applicant: 三星电子株式会社
Abstract: 提供了三维(3D)半导体存储器件。一种3D半导体存储器件包括衬底上的电极结构。电极结构包括堆叠在衬底上的栅电极。栅电极包括电极焊盘区。该3D半导体存储器件包括穿透一个电极焊盘区的虚设竖直结构。虚设竖直结构包括虚设竖直半导体图案和从虚设竖直半导体图案的一部分朝向衬底延伸的接触图案。
-
公开(公告)号：CN116264775A
公开(公告)日：2023-06-16
申请号：CN202211553881.0
申请日：2022-12-06
Applicant: 三星电子株式会社
Abstract: 本发明构思涉及三维半导体存储器件和包括其的电子系统。该三维半导体存储器件包括：堆叠结构，包括顺序堆叠在衬底上的接地选择线、第一字线、第二字线和串选择线；垂直沟道结构，穿透堆叠结构并被排列以形成多列；下分离结构，在第一方向上与堆叠结构的下部交叉，并沿与第一方向交叉的第二方向划分接地选择线；以及第一上分离结构和第二上分离结构，在第一方向上与堆叠结构的上部交叉，并沿第二方向划分串选择线，其中下分离结构和第一上分离结构与垂直沟道结构的所述列之一垂直重叠，并且第二上分离结构提供在垂直沟道结构之间。
-
公开(公告)号：CN108206189B
公开(公告)日：2023-04-07
申请号：CN201711157724.7
申请日：2017-11-20
Applicant: 三星电子株式会社
Abstract: 提供了一种垂直非易失性存储器装置。非易失性存储器装置包括在基底上的下绝缘层、包括交替地堆叠在下绝缘层上的栅电极和层间绝缘层的多层结构、栅极电介质以及沟道结构，并且非易失性存储器装置具有穿过多层结构延伸并暴露下绝缘层的开口。开口包括以第一宽度穿过多层结构中的至少一层延伸的第一开口部分以及以比第一宽度小的第二宽度穿过多层结构延伸的第二开口部分。栅极介电层位于开口中，沟道结构设置在栅极介电层上并电连接到基底。
-
公开(公告)号：CN115589725A
公开(公告)日：2023-01-10
申请号：CN202210707659.5
申请日：2022-06-21
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件和数据存储系统，所述器件包括：下结构；以及上结构，位于所述下结构上并且包括存储单元阵列，其中，所述下结构包括：半导体衬底；第一有源区和第二有源区，在所述半导体衬底上在第一方向上彼此间隔开，所述第一有源区和所述第二有源区由所述半导体衬底中的隔离绝缘层限定；以及第一栅极图案结构和第二栅极图案结构，在所述半导体衬底上沿所述第一方向延伸以分别与所述第一有源区和所述第二有源区交叉，所述第一栅极图案结构和所述第二栅极图案结构分别具有在所述第一方向上以面对的方式彼此间隔开的第一端部和第二端部，并且在俯视图中，所述第一端部和所述第二端部在相反的方向上远离彼此凹入地弯曲。
-
公开(公告)号：CN115206987A
公开(公告)日：2022-10-18
申请号：CN202210183698.X
申请日：2022-02-25
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11578
Abstract: 一种三维半导体存储器件，包括：第一衬底；具有外围晶体管的外围电路结构，在第一衬底上；第二衬底，在外围电路结构上；下绝缘层，与第二衬底的侧面接触，所述下绝缘层的顶面具有凹形轮廓；第一堆叠件，在第二衬底上，所述第一堆叠件包括重复交替的第一层间介电层和第一栅电极；以及第一模制结构，在下绝缘层上，所述第一模制结构包括重复交替的第一牺牲层和第二层间介电层，并且第一模制结构的顶面在比第一堆叠件的最顶面低的高度处。
-
Patent Agency Ranking
公开(公告)号：CN114497068A
公开(公告)日：2022-05-13
申请号：CN202110973142.6
申请日：2021-08-24
Applicant: 三星电子株式会社
IPC: H01L27/11573
Abstract: 公开了一种半导体装置。所述半导体装置包括包含第一有源区、第二有源区和隔离区的基底。隔离层图案填充位于基底中的沟槽。第一栅极绝缘层图案和第一栅电极结构形成在第一有源区上。第二栅极绝缘层图案和第二栅电极结构形成在第二有源区上。第一栅电极结构包括第一多晶硅图案、第二多晶硅图案和第一金属图案。第二栅电极结构包括第三多晶硅图案、第四多晶硅图案和第二金属图案。隔离层图案的上表面高于第一多晶硅图案和第三多晶硅图案中的每个的上表面。第一多晶硅图案和第三多晶硅图案中的每个的侧壁接触隔离层图案的侧壁。
-
公开(公告)号：CN106910742B
公开(公告)日：2021-12-14
申请号：CN201611067114.3
申请日：2016-11-23
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/11568 , H01L27/11578
Abstract: 提供一种垂直存储器装置及其制造方法。所述装置可以包括栅极线结构，栅极线结构包括在第一方向上堆叠并在第二方向上延伸的栅极线。所述装置也可以包括第一台阶图案结构和第二台阶图案结构，第一台阶图案结构包括从栅极线延伸的延伸栅极线并包括第一台阶层，第二台阶图案结构接触第一台阶图案结构，包括延伸栅极线并包括第二台阶层。第n个延伸栅极线(n为偶数)可以设置在每一个第一台阶层的上部处，第n‑1个延伸栅极线可以设置在每一个第二台阶层的上部处。第n‑1个延伸栅极线的暴露部中的每一个用作焊盘区，焊盘区具有不同的面积。
-
公开(公告)号：CN113497057A
公开(公告)日：2021-10-12
申请号：CN202110281374.5
申请日：2021-03-16
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11578 , H01L27/11582
Abstract: 提供一种非易失性存储装置。所述非易失性存储装置包括：导电板；阻挡导电膜，所述阻挡导电膜沿着所述导电板的表面延伸；模制结构，所述模制结构包括顺序地堆叠在所述阻挡导电膜上的多个栅电极；沟道孔，所述沟道孔穿透所述模制结构以暴露所述阻挡导电膜；杂质图案，所述杂质图案与所述阻挡导电膜接触，并且形成在所述沟道孔中；和半导体图案，所述半导体图案形成在所述沟道孔中，自所述杂质图案起沿着所述沟道孔的侧表面延伸，并且与所述多个栅电极相交。
-
公开(公告)号：CN113410249A
公开(公告)日：2021-09-17
申请号：CN202110181187.X
申请日：2021-02-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 一种半导体存储器装置包括：下堆叠结构，包括沿第一方向堆叠在基底上的下金属线；上堆叠结构，包括顺序地堆叠在下堆叠结构上的第一上金属线和第二上金属线；竖直结构，穿透上堆叠结构和下堆叠结构并且包括沟道膜；连接垫，设置在竖直结构上，与沟道膜接触并掺杂有N型杂质；第一切割线，切割下金属线、第一上金属线和第二上金属线；第二切割线，在不同于第一方向的第二方向上与第一切割线间隔开，并且切割下金属线、第一上金属线和第二上金属线；以及子切割线，在第一切割线与第二切割线之间切割第一上金属线和第二上金属线。沟道膜包括未掺杂沟道区和掺杂沟道区，并且掺杂沟道区接触连接垫并且在第二方向上与第二上金属线的一部分叠置。
-
公开(公告)号：CN112447736A
公开(公告)日：2021-03-05
申请号：CN202010534661.8
申请日：2020-06-12
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11524 , H01L27/11526 , H01L27/11556
Abstract: 提供了一种垂直非易失性存储器装置。所述垂直非易失性存储器装置包括：沟道，位于基底上并且在与基底的上表面垂直的第一方向上延伸；第一电荷存储结构，位于沟道的外侧壁上；第二电荷存储结构，位于沟道的内侧壁上；第一栅电极，在基底上沿第一方向彼此分隔开，每个第一栅电极围绕第一电荷存储结构；以及第二栅电极，位于第二电荷存储结构的内侧壁上。
-
-
-
-
-
-
-
-
-
Search Results
88
records
(took 0.032 seconds)
