半导体模块
    1.
    发明公开
    半导体模块 审中-实审

    公开(公告)号:CN116417422A

    公开(公告)日:2023-07-11

    申请号:CN202211080242.7

    申请日:2022-09-05

    Abstract: 公开了一种半导体模块,所述半导体模块包括:模块基底,具有彼此相对的顶表面和底表面;多个半导体封装件,位于模块基底的顶表面上,并且在与模块基底的顶表面平行的第一方向上布置;以及夹式结构,位于模块基底的顶表面上,并且在第一方向上与所述多个半导体封装件间隔开。夹式结构包括:主体部,位于模块基底的顶表面上,并且在第一方向上与所述多个半导体封装件间隔开;以及连接部,从主体部跨越模块基底的侧表面延伸到模块基底的底表面上。

    半导体装置
    2.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN116896880A

    公开(公告)日:2023-10-17

    申请号:CN202310354489.1

    申请日:2023-04-04

    Abstract: 提供了一种半导体装置。所述半导体装置包括:第一鳍图案,从基底的顶表面突出并沿第一方向延伸;第一有源层和第二有源层,在第一鳍图案上沿第一方向延伸,第二有源层设置在比第一有源层的水平高的水平处;第一栅极和第二栅极,与第一有源层和第二有源层相交,围绕第一有源层和第二有源层中的每个的上表面、下表面和相对的侧表面,并沿第二方向平行地延伸;第一接触插塞至第三接触插塞,位于由第一有源层和第二有源层形成的第一有源层结构上。第一有源层包括从第一有源层的与第一栅极叠置的区域沿远离第二栅极的方向延伸第一长度的区域,第二有源层包括从第二有源层的与第一栅极叠置的区域沿远离第二栅极的方向延伸比第一长度短的第二长度的区域。

    具有栅电极的半导体器件

    公开(公告)号:CN111276539A

    公开(公告)日:2020-06-12

    申请号:CN201910565810.4

    申请日:2019-06-27

    Abstract: 一种半导体器件包括:第一鳍,从衬底突出并沿第一方向延伸;第二鳍,从衬底突出并沿第一方向延伸,第一鳍和第二鳍间隔开;栅线,包括虚设栅电极和栅电极,虚设栅电极至少部分地覆盖第一鳍,栅电极至少部分地覆盖第二鳍,虚设栅电极包括与栅电极不同的材料,栅线覆盖第一鳍和第二鳍,栅线沿不同于第一方向的第二方向延伸;以及栅电介质层,在栅电极和第二鳍之间。

    包括测试结构的半导体器件

    公开(公告)号:CN110391211A

    公开(公告)日:2019-10-29

    申请号:CN201910287877.6

    申请日:2019-04-10

    Abstract: 包括测试结构的半导体器件包括半导体衬底和半导体衬底上的多个测试结构。测试结构包括相应下有源区域和上有源区域,相应下有源区域在竖直方向上从半导体衬底延伸并且具有不同的宽度,上有源区域在竖直方向上从相应下有源区域延伸。每个下有源区域包括第一区域和第二区域。第一区域与上有源区域重叠并且在第二区域之间,并且第二区域包括外部区域和外部区域之间的内部区域。位于具有不同宽度的下有源区域中的外部区域具有不同的宽度。

    包括测试结构的半导体器件

    公开(公告)号:CN110391211B

    公开(公告)日:2025-02-25

    申请号:CN201910287877.6

    申请日:2019-04-10

    Abstract: 包括测试结构的半导体器件包括半导体衬底和半导体衬底上的多个测试结构。测试结构包括相应下有源区域和上有源区域,相应下有源区域在竖直方向上从半导体衬底延伸并且具有不同的宽度,上有源区域在竖直方向上从相应下有源区域延伸。每个下有源区域包括第一区域和第二区域。第一区域与上有源区域重叠并且在第二区域之间,并且第二区域包括外部区域和外部区域之间的内部区域。位于具有不同宽度的下有源区域中的外部区域具有不同的宽度。

    具有栅电极的半导体器件

    公开(公告)号:CN111276539B

    公开(公告)日:2024-04-12

    申请号:CN201910565810.4

    申请日:2019-06-27

    Abstract: 一种半导体器件包括:第一鳍,从衬底突出并沿第一方向延伸;第二鳍,从衬底突出并沿第一方向延伸,第一鳍和第二鳍间隔开;栅线,包括虚设栅电极和栅电极,虚设栅电极至少部分地覆盖第一鳍,栅电极至少部分地覆盖第二鳍,虚设栅电极包括与栅电极不同的材料,栅线覆盖第一鳍和第二鳍,栅线沿不同于第一方向的第二方向延伸;以及栅电介质层,在栅电极和第二鳍之间。

    包括堆叠芯片结构的半导体封装件

    公开(公告)号:CN115700920A

    公开(公告)日:2023-02-07

    申请号:CN202210699359.7

    申请日:2022-06-20

    Abstract: 提供了一种半导体封装件,所述半导体封装件包括:封装基底,包括具有接合垫的上表面;下半导体芯片,设置在封装基底的上表面上,其中,下半导体芯片的上表面包括连接边缘区域和开口边缘区域,连接边缘区域具有连接垫,开口边缘区域包括具有虚设凸块的坝结构;接合布线,在下半导体芯片的上表面上方具有第一高度并且连接接合垫和连接垫;上半导体芯片,使用芯片间接合层设置在下半导体芯片的上表面上;以及模制部分,位于封装基底上并且基本围绕下半导体芯片和上半导体芯片。

    估计电路的自发热特征的模拟系统及其设计方法

    公开(公告)号:CN105373642B

    公开(公告)日:2020-04-28

    申请号:CN201510490669.8

    申请日:2015-08-11

    Abstract: 本申请公开了估计电路的自发热特征的模拟系统及其设计方法。使用由计算机执行的电路模拟工具设计半导体电路的方法包括:通过使用电路模拟工具计算所述半导体电路的元件的功耗。基于每个元件的功耗和几何信息,生成关于所述半导体电路的热网表。使用电路模拟工具利用热网表执行半导体电路的模拟以便检测每个元件的温度。所述热网表包括每个元件的热容信息。

Patent Agency Ranking