公开(公告)号：CN118159038A

公开(公告)日：2024-06-07

申请号：CN202311592041.X

申请日：2023-11-24

Applicant: 三星电子株式会社

Inventor： 河盛穆 ,  卢炯均 ,  裵健希 ,  裵真秀 ,  崔镒朱

IPC: H10B80/00 ,  H01L29/06 ,  H01L21/60 ,  H01L21/54

Abstract: 提供了一种半导体封装件。所述半导体封装件包括下芯片。芯片堆叠结构布置在下芯片上。芯片堆叠结构包括多个上芯片。底部填充层设置在下芯片与芯片堆叠结构之间以及所述多个上芯片之间。模塑层围绕底部填充层和芯片堆叠结构。下芯片具有位于下芯片的上表面上的至少一个下沟槽。所述多个上芯片中的至少一个上芯片在所述多个上芯片中的所述至少一个上芯片的上表面上具有至少一个上沟槽。

公开(公告)号：CN115117047A

公开(公告)日：2022-09-27

申请号：CN202111544919.3

申请日：2021-12-16

Applicant: 三星电子株式会社

Inventor： 卢炯均 ,  裵健希 ,  裵相友 ,  裵真秀 ,  崔德瑄 ,  崔镒朱

IPC: H01L25/18 ,  H01L23/31 ,  H01L23/367 ,  H01L23/48 ,  H01L23/50

Abstract: 一种半导体封装设备包括：封装基板、封装基板上的中介层、中介层上的半导体封装、以及在中介层和半导体封装之间的底部填充物。中介层包括在中介层的上部的至少一个第一沟槽，该至少一个第一沟槽在平行于封装基板的顶表面的第一方向上延伸。至少一个第一沟槽与半导体封装的边缘区域竖直重叠。底部填充物填充至少一个第一沟槽的至少一部分。