公开(公告)号：CN111146199A

公开(公告)日：2020-05-12

申请号：CN201910962329.9

申请日：2019-10-11

Applicant: 三星电子株式会社

Inventor： 司空炫哲 ,  金成恩 ,  金镇祐 ,  朴浚均 ,  裴相友 ,  崔琦铉

IPC: H01L27/092 ,  H01L27/11 ,  H01L29/423

Abstract: 半导体器件可包括在衬底上主要在第一方向上延伸的有源区域。栅极结构可被设置为与有源区域交叉，并且主要在与第一方向交叉的第二方向上延伸。栅极隔离图案可接触栅极结构的一端。栅极结构可包括多个部分，该多个部分各自在第一方向上具有不同的宽度，并且栅极隔离图案可具有大于栅极结构的所述多个部分中的至少一个部分的宽度的宽度。

公开(公告)号：CN110391211B

公开(公告)日：2025-02-25

申请号：CN201910287877.6

申请日：2019-04-10

Applicant: 三星电子株式会社

Inventor： 司空炫哲 ,  朴浚均 ,  金贤珍 ,  崔琦铉 ,  裵相友

IPC: H01L23/544 ,  G01R31/26 ,  G01R31/28 ,  H01L21/66

Abstract: 包括测试结构的半导体器件包括半导体衬底和半导体衬底上的多个测试结构。测试结构包括相应下有源区域和上有源区域，相应下有源区域在竖直方向上从半导体衬底延伸并且具有不同的宽度，上有源区域在竖直方向上从相应下有源区域延伸。每个下有源区域包括第一区域和第二区域。第一区域与上有源区域重叠并且在第二区域之间，并且第二区域包括外部区域和外部区域之间的内部区域。位于具有不同宽度的下有源区域中的外部区域具有不同的宽度。

公开(公告)号：CN105843981B

公开(公告)日：2021-06-08

申请号：CN201610079496.5

申请日：2016-02-04

Applicant: 三星电子株式会社

Inventor： 李庚泽 ,  裵相右 ,  金慧珍 ,  朴浚均 ,  李贤雨

IPC: G06F30/39 ,  G06F30/398 ,  G06F115/06 ,  G06F119/18

Abstract: 提供了电路设计系统与使用该系统设计的半导体电路。半导体电路包括第一晶体管P1，其对第二节点Z2的电压电平选通并且为第一节点Z1供应电源电压；并联连接到第一晶体管P1的第二晶体管P2，其对第一节点Z1的电压电平选通并且为第二节点Z2供应电源电压；第三晶体管N3，其对输入信号的电压电平选通并且供应地电压；串联连接到第三晶体管N3的第四晶体管N1，其对电源电压选通并且将第三晶体管N3的输出转移到第一节点Z1；第五晶体管N4，其对输入信号的反相电压电平选通并且供应地电压；以及串联连接到第五晶体管N4的第六晶体管N2，其对电源电压选通并且将第五晶体管N4的输出转移到第二节点Z2，其中，第三晶体管N3和第四晶体管N4包括高k介电层。

公开(公告)号：CN110767750A

公开(公告)日：2020-02-07

申请号：CN201910356516.2

申请日：2019-04-29

Applicant: 三星电子株式会社

Inventor： 司空炫哲 ,  裵相友 ,  崔琦铉 ,  朴浚均 ,  郑旭珍

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L27/088

Abstract: 提供半导体器件。半导体器件包括：衬底；第一鳍型图案和第二鳍型图案，其从衬底的上表面突出并彼此隔开；第一鳍型图案上的第一半导体图案；第二鳍型图案上的第二半导体图案；和第一半导体图案和第二半导体图案之间的阻挡图案，第一半导体图案的一部分插入到阻挡图案中。

公开(公告)号：CN110391211A

公开(公告)日：2019-10-29

申请号：CN201910287877.6

申请日：2019-04-10

Applicant: 三星电子株式会社

Inventor： 司空炫哲 ,  朴浚均 ,  金贤珍 ,  崔琦铉 ,  裵相友

IPC: H01L23/544 ,  G01R31/26 ,  G01R31/28 ,  H01L21/66

Abstract: 包括测试结构的半导体器件包括半导体衬底和半导体衬底上的多个测试结构。测试结构包括相应下有源区域和上有源区域，相应下有源区域在竖直方向上从半导体衬底延伸并且具有不同的宽度，上有源区域在竖直方向上从相应下有源区域延伸。每个下有源区域包括第一区域和第二区域。第一区域与上有源区域重叠并且在第二区域之间，并且第二区域包括外部区域和外部区域之间的内部区域。位于具有不同宽度的下有源区域中的外部区域具有不同的宽度。

公开(公告)号：CN105843981A

公开(公告)日：2016-08-10

申请号：CN201610079496.5

申请日：2016-02-04

Applicant: 三星电子株式会社

Inventor： 李庚泽 ,  裵相右 ,  金慧珍 ,  朴浚均 ,  李贤雨

IPC: G06F17/50

CPC classification number: H01L27/0922 ,  H01L21/823462 ,  H01L27/088 ,  H01L27/1104 ,  G06F17/5068 ,  G06F17/5081 ,  G06F2217/12 ,  G06F2217/64

Abstract: 提供了电路设计系统与使用该系统设计的半导体电路。半导体电路包括第一晶体管P1，其对第二节点Z2的电压电平选通并且为第一节点Z1供应电源电压；并联连接到第一晶体管P1的第二晶体管P2，其对第一节点Z1的电压电平选通并且为第二节点Z2供应电源电压；第三晶体管N3，其对输入信号的电压电平选通并且供应地电压；串联连接到第三晶体管N3的第四晶体管N1，其对电源电压选通并且将第三晶体管N3的输出转移到第一节点Z1；第五晶体管N4，其对输入信号的反相电压电平选通并且供应地电压；以及串联连接到第五晶体管N4的第六晶体管N2，其对电源电压选通并且将第五晶体管N4的输出转移到第二节点Z2，其中，第三晶体管N3和第四晶体管N4包括高k介电层。