-
公开(公告)号：CN109887925B
公开(公告)日：2024-07-23
申请号：CN201811450736.3
申请日：2018-11-30
Applicant: 三星电子株式会社
Abstract: 本公开提供了三维半导体存储器件及垂直NAND半导体器件。在一些实施例中，三维半导体存储器件包括沿第一方向和与第一方向交叉的第二方向水平延伸的半导体衬底。在半导体衬底上形成堆叠存储单元阵列。半导体存储器件还包括分离图案，该分离图案包括多条分离线，该多条分离线沿第一方向延伸并沿第二方向布置并且将堆叠存储单元阵列分成沿第一方向延伸并沿第二方向布置的多个存储单元结构。在多个存储单元结构和分离线上方形成上绝缘层，并且在上绝缘层上方形成钝化层。钝化层包括多个具有第一竖直厚度的第一区域。在多个第一区域之间在所述钝化层中形成多个间隙区域。多个第一区域与多个存储单元结构竖直地交叠，并且多个间隙区域与多条分离线竖直地交叠。
-
公开(公告)号：CN106952926A
公开(公告)日：2017-07-14
申请号：CN201710011037.8
申请日：2017-01-06
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556
CPC classification number: H01L27/11582 , H01L21/76879 , H01L23/5283 , H01L27/0207 , H01L27/11565 , H01L27/1157 , H01L27/11575 , H01L29/0649 , H01L27/11556
Abstract: 本发明涉及半导体存储器件。一种半导体存储器件包括：包括第一单元阵列区域和外围区域的衬底；多个堆叠结构，其在第一单元阵列区域上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；覆盖堆叠结构的绝缘层；以及至少一个分离结构，其在外围区域上在第二方向上延伸并且在垂直于衬底的顶表面的方向上穿透绝缘层。
-
公开(公告)号：CN117952042A
公开(公告)日：2024-04-30
申请号：CN202311346976.X
申请日：2023-10-17
Applicant: 三星电子株式会社
IPC: G06F30/3308 , G06F18/22 , G06N3/08 , G06F111/20 , G06F115/12
Abstract: 公开了自动模拟生成装置和用于自动设计半导体装置的系统。一种用于确定用于制造半导体装置的目标配方集的适用性的方法包括：通过基于目标配方集搜索数据库来获得参考配方集，参考配方集与目标配方集具有阈值内的相似度；基于数据库、目标配方集和参考配方集执行深度学习，以预测当使用基于目标配方集的制造工艺制造时在半导体装置中发生缺陷的概率；通过将目标配方集与参考配方集进行比较，生成与目标配方集对应的目标脚本集；使用目标脚本集模拟半导体装置的制造工艺；以及基于所述缺陷的概率和模拟制造工艺的结果，确定目标配方集的适用性。
-
Patent Agency Ranking
公开(公告)号：CN114446976A
公开(公告)日：2022-05-06
申请号：CN202111203462.X
申请日：2021-10-15
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582 , G11C16/04 , G11C16/24
Abstract: 提供了一种半导体器件和包括其的电子系统。所述半导体器件可以包括：外围电路结构，包括电路；衬底，位于所述外围电路结构上；成对的字线切割结构，在所述衬底上在第一方向上延伸；以及存储单元块，位于所述成对的字线切割结构之间并且位于所述衬底上。所述存储单元块可以包括：存储堆叠结构，包括在垂直方向上彼此交叠的栅极线；层间绝缘层，位于每条所述栅极线的边缘部分上；堤坝结构，延伸穿过所述栅极线和所述层间绝缘层；相交方向切割结构，在所述垂直方向上延伸穿过所述存储堆叠结构和所述层间绝缘层并且与所述堤坝结构间隔开；以及虚设沟道结构，位于所述相交方向切割结构与所述堤坝结构之间。
-
公开(公告)号：CN119852267A
公开(公告)日：2025-04-18
申请号：CN202410947408.3
申请日：2024-07-16
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/485 , H01L21/768 , H01L21/60
Abstract: 半导体封装体包括：包括第一焊盘的第一半导体芯片；第二半导体芯片，所述第二半导体芯片包括设置在面对所述第一半导体芯片的前表面上并且与所述第一焊盘接触的第二焊盘、以及电连接到所述第二焊盘并延伸到与所述前表面相反的后表面的贯通电极；覆盖相应的第一和第二半导体芯片的至少部分且具有面对所述第一和第二半导体芯片的内表面和与所述内表面相反的外表面的介电层；以及在所述介电层的所述外表面的一部分上且电连接到所述贯通电极的隆起结构体。所述介电层包括无机颗粒和聚合物链，所述聚合物链结合到相应的无机颗粒的至少一侧并且经由所述无机颗粒朝向所述内表面和所述外表面连接。
-
公开(公告)号：CN118796096A
公开(公告)日：2024-10-18
申请号：CN202311547862.1
申请日：2023-11-20
Applicant: 三星电子株式会社
Abstract: 公开了存储装置以及运行该存储装置的方法。所述存储装置包括：非易失性存储器件，均包括多个存储块；存储器控制器，控制所述非易失性存储器件；以及缓冲存储器，缓冲要被写入在所述非易失性存储器件中的数据。在准时擦除操作中，所述存储器控制器控制所述非易失性存储器件，使得在每个所述非易失性存储器件的存储块中执行擦除操作。当满足早期擦除条件时，所述存储器控制器在所述非易失性存储器件当中选择非易失性存储器件，并且控制所选择的非易失性存储器件，使得在所选择的非易失性存储器件的存储块中执行所述擦除操作。当所述缓冲存储器的空闲容量小于第一阈值时，所述存储器控制器确定满足所述早期擦除条件。
-
公开(公告)号：CN106952926B
公开(公告)日：2022-02-08
申请号：CN201710011037.8
申请日：2017-01-06
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556
Abstract: 本发明涉及半导体存储器件。一种半导体存储器件包括：包括第一单元阵列区域和外围区域的衬底；多个堆叠结构，其在第一单元阵列区域上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；覆盖堆叠结构的绝缘层；以及至少一个分离结构，其在外围区域上在第二方向上延伸并且在垂直于衬底的顶表面的方向上穿透绝缘层。
-
公开(公告)号：CN109887925A
公开(公告)日：2019-06-14
申请号：CN201811450736.3
申请日：2018-11-30
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157 , H01L27/11556 , H01L27/11524
Abstract: 本公开提供了三维半导体存储器件及垂直NAND半导体器件。在一些实施例中，三维半导体存储器件包括沿第一方向和与第一方向交叉的第二方向水平延伸的半导体衬底。在半导体衬底上形成堆叠存储单元阵列。半导体存储器件还包括分离图案，该分离图案包括多条分离线，该多条分离线沿第一方向延伸并沿第二方向布置并且将堆叠存储单元阵列分成沿第一方向延伸并沿第二方向布置的多个存储单元结构。在多个存储单元结构和分离线上方形成上绝缘层，并且在上绝缘层上方形成钝化层。钝化层包括多个具有第一竖直厚度的第一区域。在多个第一区域之间在所述钝化层中形成多个间隙区域。多个第一区域与多个存储单元结构竖直地交叠，并且多个间隙区域与多条分离线竖直地交叠。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
