公开(公告)号：CN106952926A

公开(公告)日：2017-07-14

申请号：CN201710011037.8

申请日：2017-01-06

Applicant: 三星电子株式会社

Inventor： 朴真佑 ,  朴在信 ,  朴照英 ,  徐志雄 ,  李锡元

IPC: H01L27/11582 ,  H01L27/11556

CPC classification number: H01L27/11582 ,  H01L21/76879 ,  H01L23/5283 ,  H01L27/0207 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L29/0649 ,  H01L27/11556

Abstract: 本发明涉及半导体存储器件。一种半导体存储器件包括：包括第一单元阵列区域和外围区域的衬底；多个堆叠结构，其在第一单元阵列区域上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；覆盖堆叠结构的绝缘层；以及至少一个分离结构，其在外围区域上在第二方向上延伸并且在垂直于衬底的顶表面的方向上穿透绝缘层。

公开(公告)号：CN112103294A

公开(公告)日：2020-12-18

申请号：CN202010069622.5

申请日：2020-01-21

Applicant: 三星电子株式会社

Inventor： 梁忠欢 ,  朴照英 ,  裴泰润 ,  崔炳镕

IPC: H01L27/11568 ,  H01L27/11582 ,  H01L27/11521 ,  H01L27/11556

Abstract: 公开了包括单元栅极图案的三维闪速存储器装置及其制造方法。三维闪速存储器装置被描述为可包括衬底、交替地堆叠在衬底上的多个单元栅极图案和多个模制绝缘层、以及与多个单元栅极图案的侧表面和多个模制绝缘层的侧表面接触的垂直沟道结构。多个单元栅极图案中的每一个可包括单元栅电极和相邻设置在单元栅电极的一个侧表面上的阻挡势垒图案。阻挡势垒图案的内侧表面可包括上内侧表面、中间内侧表面和下内侧表面。阻挡势垒图案的中间内侧表面可面对单元栅电极的一个侧表面。阻挡势垒图案可具有在阻挡势垒图案的上内侧表面与阻挡势垒图案的中间内侧表面之间的连接点处朝向单元栅电极突出的部分。

公开(公告)号：CN108231786B

公开(公告)日：2023-03-28

申请号：CN201710779508.X

申请日：2017-09-01

Applicant: 三星电子株式会社

Inventor： 朴照英 ,  姜昌锡 ,  李昌燮 ,  张世美

IPC: H10B41/20 ,  H10B43/20

Abstract: 提供了一种垂直半导体装置。垂直半导体装置包括：多个层间绝缘层图案，在基底上彼此间隔开并在垂直方向上被堆叠；多个导电层图案，布置在所述多个层间绝缘层图案之间并且均具有倒圆的端部，其中，导电层图案中的至少一个导电层图案被构造为从每个层间绝缘层图案的一个侧壁延伸并且包括焊盘区，焊盘区包括被构造为从至少一个导电层图案的表面突出的凸起焊盘部分；上层间绝缘层，覆盖多个层间绝缘层图案和多个导电层图案；接触插塞，被构造为穿透上层间绝缘层以与至少一个导电层图案的凸起焊盘部分接触。

公开(公告)号：CN106024786A

公开(公告)日：2016-10-12

申请号：CN201610192155.9

申请日：2016-03-30

Applicant: 三星电子株式会社

Inventor： 朴照英 ,  李锡元 ,  徐晟准

IPC: H01L27/105 ,  H01L27/11 ,  H01L27/112 ,  H01L27/115

CPC classification number: H01L27/2481 ,  H01L27/0688 ,  H01L27/11519 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/105 ,  H01L27/11 ,  H01L27/112 ,  H01L27/115

Abstract: 本发明提供了一种三维半导体器件，包括：衬底，其包括接触区、虚设区和单元阵列区；以及堆叠结构，其包括垂直地堆叠在所述衬底上的多个电极。在所述接触区上，各个电极以这样的方式设置：各个电极中下面的一个电极具有被上面的一个电极所暴露的末端，从而具有阶梯式结构。在所述虚设区上，至少两个电极的末端具有位于实质上相同的水平位置处的侧壁。

公开(公告)号：CN106952926B

公开(公告)日：2022-02-08

申请号：CN201710011037.8

申请日：2017-01-06

Applicant: 三星电子株式会社

Inventor： 朴真佑 ,  朴在信 ,  朴照英 ,  徐志雄 ,  李锡元

IPC: H01L27/11582 ,  H01L27/11556

Abstract: 本发明涉及半导体存储器件。一种半导体存储器件包括：包括第一单元阵列区域和外围区域的衬底；多个堆叠结构，其在第一单元阵列区域上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；覆盖堆叠结构的绝缘层；以及至少一个分离结构，其在外围区域上在第二方向上延伸并且在垂直于衬底的顶表面的方向上穿透绝缘层。

公开(公告)号：CN108231786A

公开(公告)日：2018-06-29

申请号：CN201710779508.X

申请日：2017-09-01

Applicant: 三星电子株式会社

Inventor： 朴照英 ,  姜昌锡 ,  李昌燮 ,  张世美

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 提供了一种垂直半导体装置。垂直半导体装置包括：多个层间绝缘层图案，在基底上彼此间隔开并在垂直方向上被堆叠；多个导电层图案，布置在所述多个层间绝缘层图案之间并且均具有倒圆的端部，其中，导电层图案中的至少一个导电层图案被构造为从每个层间绝缘层图案的一个侧壁延伸并且包括焊盘区，焊盘区包括被构造为从至少一个导电层图案的表面突出的凸起焊盘部分；上层间绝缘层，覆盖多个层间绝缘层图案和多个导电层图案；接触插塞，被构造为穿透上层间绝缘层以与至少一个导电层图案的凸起焊盘部分接触。