公开(公告)号：CN117238858A

公开(公告)日：2023-12-15

申请号：CN202310645023.7

申请日：2023-06-01

Applicant: 三星电子株式会社

Inventor： 金智英 ,  金真渶 ,  沈智慧 ,  尹玉善

IPC: H01L23/31 ,  H01L23/485 ,  H01L23/482

Abstract: 公开包括再分布结构的半导体封装件。所述半导体封装件包括：再分布结构，包括布线结构和覆盖布线结构的绝缘结构，再分布结构具有彼此背对的第一表面和第二表面，绝缘结构包括聚合物；半导体芯片，在第一表面上，半导体芯片连接到包括在布线结构中的至少一个第一布线图案；钝化绝缘膜，覆盖第二表面，钝化绝缘膜包括与绝缘结构接触的内表面和定义孔的孔侧壁，钝化绝缘膜包括无机绝缘材料；导电垫，经由孔穿过钝化绝缘膜并且接触第二布线图案，导电垫具有接触孔侧壁的垫侧壁；以及外部连接端子，在导电垫上。

公开(公告)号：CN116153907A

公开(公告)日：2023-05-23

申请号：CN202211151750.X

申请日：2022-09-21

Applicant: 三星电子株式会社

Inventor： 尹玉善 ,  金智英 ,  金真渶

IPC: H01L23/538 ,  H01L25/18 ,  H10B80/00

Abstract: 一种半导体封装件包括再分布结构和至少一个半导体芯片，所述再分布结构包括：堆叠的多个再分布绝缘层、位于所述多个再分布绝缘层的上表面和下表面上并且构成处于彼此不同的垂直高度处的多个分布层的多个再分布线路图案以及穿过所述多个再分布绝缘层中的至少一个再分布绝缘层并且连接到所述多个再分布线路图案中的一些再分布线路图案的多个再分布通路，所述至少一个半导体芯片位于所述再分布结构上并且电连接到所述多个再分布线路图案和所述多个再分布通路。

公开(公告)号：CN119852267A

公开(公告)日：2025-04-18

申请号：CN202410947408.3

申请日：2024-07-16

Applicant: 三星电子株式会社

Inventor： 朴真佑 ,  金基石 ,  金真渶 ,  沈智慧

IPC: H01L23/48 ,  H01L23/485 ,  H01L21/768 ,  H01L21/60

Abstract: 半导体封装体包括：包括第一焊盘的第一半导体芯片；第二半导体芯片，所述第二半导体芯片包括设置在面对所述第一半导体芯片的前表面上并且与所述第一焊盘接触的第二焊盘、以及电连接到所述第二焊盘并延伸到与所述前表面相反的后表面的贯通电极；覆盖相应的第一和第二半导体芯片的至少部分且具有面对所述第一和第二半导体芯片的内表面和与所述内表面相反的外表面的介电层；以及在所述介电层的所述外表面的一部分上且电连接到所述贯通电极的隆起结构体。所述介电层包括无机颗粒和聚合物链，所述聚合物链结合到相应的无机颗粒的至少一侧并且经由所述无机颗粒朝向所述内表面和所述外表面连接。

公开(公告)号：CN119695028A

公开(公告)日：2025-03-25

申请号：CN202411243566.7

申请日：2024-09-05

Applicant: 三星电子株式会社

Inventor： 金真渶 ,  尹玉善 ,  尹志泳 ,  金基石 ,  沈智慧

IPC: H01L23/532 ,  H01L23/528 ,  H01L23/48 ,  H01L23/498

Abstract: 一种半导体封装件，所述半导体封装件包括：再分布结构，所述再分布结构包括包含铜(Cu)的再分布层和围绕所述再分布层的绝缘层；半导体芯片，所述半导体芯片安装在所述再分布结构上并包括连接焊盘；内部连接端子，所述内部连接端子位于所述再分布结构和所述半导体芯片之间并且将所述再分布层电连接到所述连接焊盘；外部连接端子，所述外部连接端子附接在所述再分布结构下方并电连接到所述再分布层；以及密封材料，所述密封材料被配置为在所述再分布结构上围绕所述半导体芯片和所述内部连接端子。所述绝缘层包括根据下式的TC指数K为20至100的绝缘材料：[TC指数]#imgabs0#

公开(公告)号：CN118198008A

公开(公告)日：2024-06-14

申请号：CN202311239220.5

申请日：2023-09-25

Applicant: 三星电子株式会社

Inventor： 金真渶 ,  辛元彬 ,  金基石 ,  沈智慧

IPC: H01L23/31 ,  H01L23/29 ,  H01L23/48 ,  H01L25/18 ,  H01L21/50 ,  H01L21/56

Abstract: 提供一种半导体封装件及其制造方法。半导体封装件包括：第一芯片，其包括第一衬底，第一衬底上的第一布线层和连接至第一布线层并且从第一衬底的下表面突出的穿通电极；双间隙填充层，其覆盖第一芯片的侧表面和下表面和穿通电极的突出部分并且具有双层结构；设置在第一芯片和双间隙填充层上的第二芯片，第二芯片包括第二布线层和第二布线层上的第二衬底，并且第二芯片通过混合接合接合至第一芯片；以及至少一个凸块，其在第一芯片的下表面上并且连接至穿通电极。

公开(公告)号：CN115966544A

公开(公告)日：2023-04-14

申请号：CN202210976954.0

申请日：2022-08-15

Applicant: 三星电子株式会社

Inventor： 金真渶 ,  金基石 ,  尹玉善

IPC: H01L23/498 ,  H01L21/48 ,  H01L23/31

Abstract: 公开了半导体封装件及其制造方法。所述半导体封装件包括：再分布基板，所述再分布基板包括有机电介质层和位于所述有机电介质层中的金属图案；以及半导体芯片，所述半导体芯片位于所述再分布基板上。所述有机电介质层在第一波长范围下具有等于或大于大约0.04的最大吸光度，并且在所述第一波长范围下具有等于或大于大约4×103的荧光强度。所述第一波长范围为大约450nm至大约650nm。