公开(公告)号：CN1477709A

公开(公告)日：2004-02-25

申请号：CN03147477.2

申请日：2003-07-14

Applicant: 三星电子株式会社

Inventor： 宋斗宪

IPC: H01L27/10 ,  H01L23/52 ,  H01L21/8239 ,  H01L21/768

CPC classification number: H01L27/10855 ,  H01L21/76885 ,  H01L21/76895 ,  H01L21/76897 ,  H01L27/10885 ,  H01L27/10888

Abstract: 一种半导体存储器件，包括具有栅极和和在栅极两侧的接触焊盘的硅衬底；形成在衬底上的层间绝缘层，包括露出相应接触焊盘的存储结接触和位线接触，和包括凹槽形位线图形；形成在存储结接触中的存储结接触栓；和与位线图形一起形成的镶嵌位线，其通过位线接触与露出的相应接触焊盘连接。

公开(公告)号：CN109887925B

公开(公告)日：2024-07-23

申请号：CN201811450736.3

申请日：2018-11-30

Applicant: 三星电子株式会社

Inventor： 宋玟晟 ,  周兴辰 ,  金宽容 ,  朴真佑 ,  宋斗宪 ,  李熙重 ,  郑明镐

IPC: H10B43/27 ,  H10B43/35 ,  H10B41/27 ,  H10B41/35

Abstract: 本公开提供了三维半导体存储器件及垂直NAND半导体器件。在一些实施例中，三维半导体存储器件包括沿第一方向和与第一方向交叉的第二方向水平延伸的半导体衬底。在半导体衬底上形成堆叠存储单元阵列。半导体存储器件还包括分离图案，该分离图案包括多条分离线，该多条分离线沿第一方向延伸并沿第二方向布置并且将堆叠存储单元阵列分成沿第一方向延伸并沿第二方向布置的多个存储单元结构。在多个存储单元结构和分离线上方形成上绝缘层，并且在上绝缘层上方形成钝化层。钝化层包括多个具有第一竖直厚度的第一区域。在多个第一区域之间在所述钝化层中形成多个间隙区域。多个第一区域与多个存储单元结构竖直地交叠，并且多个间隙区域与多条分离线竖直地交叠。

公开(公告)号：CN1481028A

公开(公告)日：2004-03-10

申请号：CN03147265.6

申请日：2003-07-11

Applicant: 三星电子株式会社

Inventor： 宋斗宪

IPC: H01L27/10 ,  H01L21/8239

CPC classification number: H01L21/76897 ,  H01L21/28525 ,  H01L21/76885 ,  H01L21/76895 ,  H01L27/10855 ,  H01L27/10888

Abstract: 一种半导体存储器件及其制造方法，包括在硅衬底上形成牺牲栅极的工艺，牺牲栅极相互分开设置。方法还包括在牺牲栅极之间的硅衬底的露出部分上形成第一导电层，形成第一层间绝缘层露出第一导电层和牺牲栅极，除去露出的牺牲栅极以形成开口，以及在开口中顺序形成镶嵌栅极。方法还包括在栅极顶部上形成帽盖层，在露出的第一导电层上形成第二导电层，在硅衬底上形成第二层间绝缘层，以及蚀刻第二层间绝缘层形成露出第二导电层的位线接触。

公开(公告)号：CN109887925A

公开(公告)日：2019-06-14

申请号：CN201811450736.3

申请日：2018-11-30

Applicant: 三星电子株式会社

Inventor： 宋玟晟 ,  周兴辰 ,  金宽容 ,  朴真佑 ,  宋斗宪 ,  李熙重 ,  郑明镐

IPC: H01L27/11582 ,  H01L27/1157 ,  H01L27/11556 ,  H01L27/11524

Abstract: 本公开提供了三维半导体存储器件及垂直NAND半导体器件。在一些实施例中，三维半导体存储器件包括沿第一方向和与第一方向交叉的第二方向水平延伸的半导体衬底。在半导体衬底上形成堆叠存储单元阵列。半导体存储器件还包括分离图案，该分离图案包括多条分离线，该多条分离线沿第一方向延伸并沿第二方向布置并且将堆叠存储单元阵列分成沿第一方向延伸并沿第二方向布置的多个存储单元结构。在多个存储单元结构和分离线上方形成上绝缘层，并且在上绝缘层上方形成钝化层。钝化层包括多个具有第一竖直厚度的第一区域。在多个第一区域之间在所述钝化层中形成多个间隙区域。多个第一区域与多个存储单元结构竖直地交叠，并且多个间隙区域与多条分离线竖直地交叠。

公开(公告)号：CN1293638C

公开(公告)日：2007-01-03

申请号：CN03147477.2

申请日：2003-07-14

Applicant: 三星电子株式会社

Inventor： 宋斗宪

IPC: H01L27/10 ,  H01L23/52 ,  H01L21/8239 ,  H01L21/768

CPC classification number: H01L27/10855 ,  H01L21/76885 ,  H01L21/76895 ,  H01L21/76897 ,  H01L27/10885 ,  H01L27/10888

Abstract: 一种半导体存储器件，包括具有栅极和和在栅极两侧的接触焊盘的硅衬底；形成在衬底上的层间绝缘层，包括露出相应接触焊盘的存储结接触和位线接触，和包括凹槽形位线图形；形成在存储结接触中的存储结接触栓；和与位线图形一起形成的镶嵌位线，其通过位线接触与露出的相应接触焊盘连接。

公开(公告)号：CN1263137C

公开(公告)日：2006-07-05

申请号：CN03147265.6

申请日：2003-07-11

Applicant: 三星电子株式会社

Inventor： 宋斗宪

IPC: H01L27/10 ,  H01L21/8239

CPC classification number: H01L21/76897 ,  H01L21/28525 ,  H01L21/76885 ,  H01L21/76895 ,  H01L27/10855 ,  H01L27/10888

Abstract: 一种半导体存储器件及其制造方法，包括在硅衬底上形成牺牲栅极的工艺，牺牲栅极相互分开设置。方法还包括在牺牲栅极之间的硅衬底的露出部分上形成第一导电层，形成第一层间绝缘层露出第一导电层和牺牲栅极，除去露出的牺牲栅极以形成开口，以及在开口中顺序形成镶嵌栅极。方法还包括在栅极顶部上形成帽盖层，在露出的第一导电层上形成第二导电层，在硅衬底上形成第二层间绝缘层，以及蚀刻第二层间绝缘层形成露出第二导电层的位线接触。