-
公开(公告)号：CN115513216A
公开(公告)日：2022-12-23
申请号：CN202210679715.9
申请日：2022-06-15
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11524 , H01L27/11526 , H01L27/11548 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 公开了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括：基底；栅电极，在垂直于基底的上表面的第一方向上堆叠并彼此间隔开；分离区域，穿透栅电极，沿垂直于第一方向的第二方向延伸，并且在垂直于第一方向和第二方向的第三方向上彼此间隔开；沟道结构，沿第三方向布置成列，沿第二方向布置成行，并且在分离区域之间穿透栅电极；以及位线，在沟道结构上沿第三方向延伸。沟道结构包括第一组沟道结构，第一组沟道结构重复布置并且包括以第一节距和小于第一节距的第二节距依次布置的三个列，并且位线在第二方向上以小于第二节距的至少一个节距布置。
-
公开(公告)号：CN108933139B
公开(公告)日：2023-10-17
申请号：CN201710378747.4
申请日：2017-05-25
Applicant: 三星电子株式会社
Inventor： 崔钟允
Abstract: 公开了一种垂直非易失性存储器装置，所述垂直非易失性存储器装置包括：基底，包括单元阵列区和接触区；第一堆叠结构和第二堆叠结构，在基底上沿第一方向彼此间隔开，第一堆叠结构和第二堆叠结构中的每个包括顺序地堆叠在基底上的第一导电线、第二导电线和第三导电线；第一阵列线，位于基底的接触区上，并将第一堆叠结构和第二堆叠结构中的每个的第一导电线和第二导电线电连接；以及第二阵列线，位于基底的接触区上，并将第一堆叠结构的第三导电线电连接到第二堆叠结构的第三导电线。第一阵列线和第二阵列线位于距基底的顶表面同一高度处。
-
公开(公告)号：CN109216368B
公开(公告)日：2023-05-19
申请号：CN201710523623.0
申请日：2017-06-30
Applicant: 三星电子株式会社
Inventor： 崔钟允
Abstract: 提供了一种具有垂直沟道结构的半导体装置。所述半导体装置包括：基底；垂直沟道结构，包括在与基底的顶表面垂直的第一方向上顺序地形成在基底上的多个晶体管；多条导线，形成在垂直沟道结构上，在与基底的顶表面平行的第二方向上延伸，并且在与基底的顶表面平行且与第二方向垂直的第三方向上彼此分隔开；以及多个接触插塞，被构造为连接垂直沟道结构和多条导线，其中，多个接触插塞中的每个的上剖面具有在第三方向上的长度小于在第二方向上的长度的形状。
-
公开(公告)号：CN106571368A
公开(公告)日：2017-04-19
申请号：CN201610883987.5
申请日：2016-10-10
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
CPC classification number: H01L27/11582 , H01L21/0243 , H01L21/02636 , H01L27/11565 , H01L27/11568 , H01L29/04 , H01L29/1037 , H01L29/1054 , H01L29/4234 , H01L29/7827 , H01L27/11551 , H01L27/11578
Abstract: 提供了一种半导体装置。所述半导体装置包括：堆叠件，包括交替且重复地堆叠在基底上的绝缘层和栅电极；下半导体图案，从基底沿竖直方向突出到堆叠件中；下半导体图案的上部，具有在远离基底的方向上逐渐减小的宽度；沟道结构，竖直地贯穿堆叠件并连接到下半导体图案；以及绝缘填隙图案，在沟道结构内部，其中，绝缘填隙图案的底表面低于下半导体图案的上部的底。
-
公开(公告)号：CN103139464A
公开(公告)日：2013-06-05
申请号：CN201210422341.9
申请日：2012-10-29
Applicant: 三星电子株式会社
Inventor： 崔钟允
IPC: H04N5/232 , G06F3/0481 , G03B37/00
CPC classification number: H04N5/23293 , H04N5/23238
Abstract: 一种提供全景图像的方法及其成像设备。所述方法可以包括：从运动图片数据中提取产生全景图像的至少一个全景片段；在显示屏幕上显示分别与至少一个全景片段相对应的至少一个缩略图像；以及如果选择了至少一个缩略图像，则产生与所选择的缩略图像相对应的全景片段作为全景图像。因此，即使用户在捕获时没有以获得全景图像为目的而执行捕获，用户以后也能够通过使用运动图片数据来获得全景图像。
-
Patent Agency Ranking
公开(公告)号：CN118870816A
公开(公告)日：2024-10-29
申请号：CN202410409231.1
申请日：2024-04-07
Applicant: 三星电子株式会社
IPC: H10B41/27 , H10B41/35 , H10B41/50 , H10B43/27 , H10B43/35 , H10B43/50 , H10B43/40 , H10B41/41 , H10B12/00
Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：第一半导体结构，其包括衬底、电路元件和电路互连线；和第二半导体结构，其在第一半导体结构上。第二半导体结构包括：板层；多个栅电极，其在第一方向上彼此间隔开并堆叠在板层上，栅电极包括下选择栅电极、存储器栅电极和上选择栅电极；沟道结构，其穿过下选择栅电极和存储器栅电极并在第一方向上延伸；立柱结构，其穿过上选择栅电极并连接到沟道结构；上栅极电介质层，其围绕立柱结构并在水平方向上凹陷到上选择栅电极中，上栅极电介质层在立柱结构中的每一个的外侧上；和上隔离区域，其在立柱结构之间，穿过上选择栅电极并在第二方向上延伸。立柱结构中的每一个包括上沟道层和上填充绝缘层。
-
公开(公告)号：CN118265294A
公开(公告)日：2024-06-28
申请号：CN202311788077.5
申请日：2023-12-25
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置和一种电子系统。该半导体装置包括：堆叠结构，其位于衬底上并且包括交替地堆叠的栅电极和绝缘层；第一穿通过孔件，其延伸通过堆叠结构；以及第二穿通过孔件，其与第一穿通过孔件间隔开，其中，第二穿通过孔件延伸通过堆叠结构，其中，第二穿通过孔件电连接到第一栅电极，第一栅电极为栅电极之中的在竖直方向上距衬底最远的栅电极，其中，栅极焊盘位于第一栅电极上并且接触第一栅电极，并且第一穿通过孔件包括：竖直图案；从竖直图案突出的第一突出部和第二突出部，其中，第一突出部在水平方向上与第一栅电极的一部分重叠；以及第二突出部，其在水平方向上与第二栅电极重叠，其中，第二栅电极与第二穿通过孔件间隔开。
-
公开(公告)号：CN106571368B
公开(公告)日：2022-01-25
申请号：CN201610883987.5
申请日：2016-10-10
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
Abstract: 提供了一种半导体装置。所述半导体装置包括：堆叠件，包括交替且重复地堆叠在基底上的绝缘层和栅电极；下半导体图案，从基底沿竖直方向突出到堆叠件中；下半导体图案的上部，具有在远离基底的方向上逐渐减小的宽度；沟道结构，竖直地贯穿堆叠件并连接到下半导体图案；以及绝缘填隙图案，在沟道结构内部，其中，绝缘填隙图案的底表面低于下半导体图案的上部的底。
-
公开(公告)号：CN109216368A
公开(公告)日：2019-01-15
申请号：CN201710523623.0
申请日：2017-06-30
Applicant: 三星电子株式会社
Inventor： 崔钟允
IPC: H01L27/11556 , H01L27/11582
Abstract: 提供了一种具有垂直沟道结构的半导体装置。所述半导体装置包括：基底；垂直沟道结构，包括在与基底的顶表面垂直的第一方向上顺序地形成在基底上的多个晶体管；多条导线，形成在垂直沟道结构上，在与基底的顶表面平行的第二方向上延伸，并且在与基底的顶表面平行且与第二方向垂直的第三方向上彼此分隔开；以及多个接触插塞，被构造为连接垂直沟道结构和多条导线，其中，多个接触插塞中的每个的上剖面具有在第三方向上的长度小于在第二方向上的长度的形状。
-
公开(公告)号：CN108933139A
公开(公告)日：2018-12-04
申请号：CN201710378747.4
申请日：2017-05-25
Applicant: 三星电子株式会社
Inventor： 崔钟允
IPC: H01L27/115 , H01L27/11551 , H01L27/11578
CPC classification number: H01L27/115 , H01L27/11551 , H01L27/11578
Abstract: 公开了一种垂直非易失性存储器装置，所述垂直非易失性存储器装置包括：基底，包括单元阵列区和接触区；第一堆叠结构和第二堆叠结构，在基底上沿第一方向彼此间隔开，第一堆叠结构和第二堆叠结构中的每个包括顺序地堆叠在基底上的第一导电线、第二导电线和第三导电线；第一阵列线，位于基底的接触区上，并将第一堆叠结构和第二堆叠结构中的每个的第一导电线和第二导电线电连接；以及第二阵列线，位于基底的接触区上，并将第一堆叠结构的第三导电线电连接到第二堆叠结构的第三导电线。第一阵列线和第二阵列线位于距基底的顶表面同一高度处。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.024 seconds)
