-
公开(公告)号：CN117715422A
公开(公告)日：2024-03-15
申请号：CN202310677378.4
申请日：2023-06-08
Applicant: 三星电子株式会社
Abstract: 提供了三维半导体存储器装置及包括其的电子系统。所述三维半导体存储器装置包括：栅极堆叠结构，包括绝缘层、下选择线和字线，字线包括与下选择线相邻的第一字线和位于第一字线上的第二字线；存储器沟道结构，穿透栅极堆叠结构；多个第一接触插塞，电连接到第一字线；多个第二接触插塞，电连接到第二字线；第一导电线，连接到所述多个第一接触插塞；以及第二导电线，连接到所述多个第二接触插塞中的一个第二接触插塞。
-
公开(公告)号：CN111146208A
公开(公告)日：2020-05-12
申请号：CN201911069607.4
申请日：2019-11-05
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 本发明公开了一种半导体器件包括：基板，包括存储单元区域和连接区域；多个栅电极，在存储单元区域和连接区域中；多个沟道结构，在存储单元区域中穿过所述多个栅电极并在垂直方向上延伸；以及多个焊盘层，在连接区域中从所述多个栅电极中的每个在第一方向上延伸。所述多个焊盘层在第二方向上以阶梯形式设置。该器件还包括多条虚设线，所述多条虚设线在第二方向上彼此相邻的两个焊盘层之间布置成在第一方向上的一行，并在第一方向上彼此间隔开地设置，其中焊盘连接区域在其间。焊盘连接区域与在第一方向上连续设置的两个焊盘层重叠。
-
公开(公告)号：CN110970442A
公开(公告)日：2020-04-07
申请号：CN201910644213.0
申请日：2019-07-16
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582
Abstract: 一种竖直半导体器件包括具有第一区域和第二区域的衬底。第一区域上的导电图案沿第一方向延伸。第一区域包括单元区域、第一虚设区域和第二虚设区域。导电图案沿第一方向延伸。焊盘设置在第二区域上，焊盘接触导电图案的侧面。多个第一虚设结构延伸穿过第一虚设区域上的导电图案。多个第二虚设结构延伸穿过第二虚设区域上的导电图案，第二虚设结构设置成沿与第一方向垂直的第二方向延伸的多列。第二虚设结构的上表面的宽度在每列中不同，并且第二虚设结构的上表面的宽度朝向第二区域增加。
-
公开(公告)号：CN107785375A
公开(公告)日：2018-03-09
申请号：CN201710706226.7
申请日：2017-08-17
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/1157
CPC classification number: H01L27/1157 , H01L21/0273 , H01L21/26513 , H01L21/28088 , H01L21/28273 , H01L21/28282 , H01L21/31111 , H01L21/31144 , H01L21/32133 , H01L21/823418 , H01L21/823456 , H01L21/823468 , H01L27/11524 , H01L27/11534 , H01L27/11573 , H01L29/4966
Abstract: 本申请提供非易失性半导体装置及其制造方法，所述方法包括，形成第一栅极结构、第二栅极结构和第三栅极结构，其中第二栅极结构和第三栅极结构包括形成在第二栅极结构的侧壁和第三栅极结构的侧壁上的第一间隔件结构和第二间隔件结构。通过离子注入形成杂质区，并且在离子注入期间第一间隔件结构遮挡第二栅极结构和第三栅极结构。第二间隔件结构限定所得的杂质区。
-
公开(公告)号：CN111146208B
公开(公告)日：2024-02-02
申请号：CN201911069607.4
申请日：2019-11-05
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种半导体器件包括：基板，包括存储单元区域和连接区域；多个栅电极，在存储单元区域和连接区域中；多个沟道结构，在存储单元区域中穿过所述多个栅电极并在垂直方向上延伸；以及多个焊盘层，在连接区域中从所述多个栅电极中的每个在第一方向上延伸。所述多个焊盘层在第二方向上以阶梯形式设置。该器件还包括多条虚设线，所述多条虚设线在第二方向上彼此相邻的两个焊盘层之间布置成在第一方向上的一行，并在第一方向上彼此间隔开地设置，其中焊盘连接区域在其间。焊盘连接区域与在第一方向上连续设置的两个焊盘层重叠。
-
Patent Agency Ranking
公开(公告)号：CN115513216A
公开(公告)日：2022-12-23
申请号：CN202210679715.9
申请日：2022-06-15
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11524 , H01L27/11526 , H01L27/11548 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 公开了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括：基底；栅电极，在垂直于基底的上表面的第一方向上堆叠并彼此间隔开；分离区域，穿透栅电极，沿垂直于第一方向的第二方向延伸，并且在垂直于第一方向和第二方向的第三方向上彼此间隔开；沟道结构，沿第三方向布置成列，沿第二方向布置成行，并且在分离区域之间穿透栅电极；以及位线，在沟道结构上沿第三方向延伸。沟道结构包括第一组沟道结构，第一组沟道结构重复布置并且包括以第一节距和小于第一节距的第二节距依次布置的三个列，并且位线在第二方向上以小于第二节距的至少一个节距布置。
-
公开(公告)号：CN112310096A
公开(公告)日：2021-02-02
申请号：CN202010756111.0
申请日：2020-07-31
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 提供了一种半导体装置，该半导体装置包括：衬底，其具有导电区和绝缘区；栅电极，其包括子栅电极和栅极连接件，所述子栅电极彼此间隔开并且在垂直于衬底的上表面的第一方向上堆叠并且在垂直于第一方向的第二方向上延伸，所述栅极连接件连接设置在同一水平上的子栅电极；沟道结构，其穿透栅电极，并且在衬底的导电区中延伸；以及第一伪沟道结构，其穿透栅电极并且在衬底的绝缘区中延伸，并且被设置为在垂直于第一方向和第二方向的第三方向上邻近于栅极连接件的至少一侧。
-
公开(公告)号：CN1909211A
公开(公告)日：2007-02-07
申请号：CN200610108455.0
申请日：2006-08-04
Applicant: 三星电子株式会社
IPC: H01L21/8239 , H01L27/105
CPC classification number: H01L27/105 , H01L27/115 , H01L27/11526 , H01L27/11543
Abstract: 制造非易失性存储器件的方法，包括在包括第一区和第二区的半导体衬底上形成沟槽掩模图形。使用沟槽掩模图形作为掩模，在第一区和第二区中的半导体衬底中形成限定有源区的衬底沟槽。在包括沟槽掩模图形和衬底沟槽的半导体衬底上形成器件隔离层图形。器件隔离图形填充第一区和第二区中的衬底沟槽。通过除去沟槽掩模图形，形成第一和第二开口，露出在第一和第二区中的相应有源区的顶表面。第二开口具有比第一开口更大的宽度。在第一开口中形成第一下导电图形，具有在第一开口的下部区中的底部分和从底部分延伸到第一开口的上部区的延伸部分。延伸部分具有比底部分更小的宽度。形成填充第二开口的第二下导电图形。
-
公开(公告)号：CN117500275A
公开(公告)日：2024-02-02
申请号：CN202310946830.2
申请日：2023-07-31
Applicant: 三星电子株式会社
Abstract: 本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括第一半导体结构和第二半导体结构，该第一半导体结构包括第一基板和电路器件，该第二半导体结构包括：第二基板，在第一半导体结构上并具有第一区域和第二区域；多个栅电极，在第一区域中并在第一方向上堆叠，并且在第二区域中在第二方向上延伸不同的长度；沟道结构，通过穿透所述多个栅电极而延伸；分隔区域，穿透所述多个栅电极，在第二方向上延伸，在第三方向上彼此间隔开，并限定中心块区域和边缘块区域；以及基板绝缘层，在第二基板中且在第二区域中的分隔区域之间。基板绝缘层在第三方向上的宽度在边缘块区域中比在中心块区域中大。
-
公开(公告)号：CN117479536A
公开(公告)日：2024-01-30
申请号：CN202310893778.9
申请日：2023-07-20
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括外围电路区和存储单元区。存储单元区可以包括：堆叠结构，包括在竖直方向上重复且交替地堆叠的栅电极和层间绝缘层；以及沟道结构，穿透堆叠结构。栅电极可以包括第一栅电极、第一栅电极上的第二栅电极、以及第二栅电极上的第三栅电极。每一个第一栅电极可以具有第一厚度。每一个第二栅电极的第二厚度可以大于第一厚度。每一个第三栅电极的第三厚度可以小于第二厚度。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.03 seconds)
