公开(公告)号：CN107369671B

公开(公告)日：2019-11-01

申请号：CN201710335616.8

申请日：2017-05-12

Applicant: NEPES株式会社

Inventor： 金一焕 ,  李俊奎 ,  尹慜妸 ,  吴东勋 ,  金台源

IPC: H01L23/552 ,  H01L23/367 ,  H01L23/00 ,  H01L21/50

Abstract: 本发明公开一种半导体封装及其制造方法。根据本发明的实施例的半导体封装包括：布线部，其包括多个层，所述多个层包括绝缘层和布线层；半导体芯片，封装在所述布线部上，并通过键合垫与所述布线层电连接；盖部件，覆盖所述半导体芯片和所述布线部的侧面，并与至少一个所述布线层接触；以及包封材，密封所述盖部件。因此，盖部件覆盖半导体芯片，并与形成在半导体芯片下方的布线部接触，从而能够减少电磁波干扰现象，能够使半导体封装的操作间噪音最小化，并提高信号速度。

公开(公告)号：CN104081516B

公开(公告)日：2017-02-15

申请号：CN201280068297.4

申请日：2012-12-28

Applicant: NEPES ,  株式会社

Inventor： 权容台 ,  李俊奎

IPC: H01L23/28 ,  H01L23/12 ,  H01L23/48

CPC classification number: H01L23/5389 ,  H01L21/565 ,  H01L23/3128 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05548 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/06182 ,  H01L2224/1134 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/24 ,  H01L2224/82 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种堆叠型半导体封装，其堆叠有不同大小的半导体芯片。本发明一个实施例的堆叠型半导体封装包括第一半导体芯片结构体和第二半导体芯片结构体，所述第一半导体芯片结构体包括：第一半导体芯片；第一成型层，包围所述第一半导体芯片；及第一贯通电极，贯通所述第一成型层，与所述第一半导体芯片电连接，所述第二半导体芯片结构体相对于所述第一半导体芯片结构体垂直堆叠，并包括：第二半导体芯片；及第二贯通电极，与所述第一贯通电极电连接，其中，所述第一半导体芯片结构体和所述第二半导体芯片结构体具有相同大小。

公开(公告)号：CN104205313A

公开(公告)日：2014-12-10

申请号：CN201280072192.6

申请日：2012-04-06

Applicant: NEPES株式会社

Inventor： 苏赛贤 ,  萧元甄 ,  王传伟 ,  苏孝文 ,  陈浩洋

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L23/5389 ,  H01L21/02068 ,  H01L21/31053 ,  H01L21/32115 ,  H01L21/3213 ,  H01L21/486 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/768 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5384 ,  H01L23/5386 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68304 ,  H01L2221/68359 ,  H01L2221/68368 ,  H01L2221/68377 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/215 ,  H01L2224/82106 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/01029 ,  H01L2924/01013 ,  H01L2224/19 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明提供一种包括精密且工序缺陷低的穿过布线的制造半导体组件的方法，本发明的一个实施例的半导体组件制造半导体组件的方法包括如下步骤：准备导电部件的步骤；去除导电部件的一部分而形成平面部和从平面部突出的突出部的步骤；配置导电部件和半导体芯片，并形成密封半导体芯片和导电部件的密封部件的步骤；使导电部件的突出部从密封部件露出而形成穿过布线的步骤；形成将穿过布线和半导体芯片电连接的再布线图案层的步骤；以及形成与再布线图案层电连接的外部连接部件的步骤。

公开(公告)号：CN1864264A

公开(公告)日：2006-11-15

申请号：CN200480028857.9

申请日：2004-09-30

Applicant: NEPES株式会社

Inventor： 金钟宪 ,  宋致仲

IPC: H01L27/148 ,  H01L23/00

CPC classification number: H01L27/14618 ,  H01L27/1462 ,  H01L27/14621 ,  H01L27/14625 ,  H01L27/14685 ,  H01L27/14687 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014

Abstract: 提供了一种半导体图像采集设备的封装。所述封装通过倒装芯片凸块工艺制造。根据第一实施方式，在形成金属结合层和电镀金属层的沉积工艺中，半导体图像采集设备的表面保持在室温和200℃之间的范围内。根据第二实施方式，防止产生压力的聚合体层可以吸收沉积工艺中产生的压力。根据本发明，可以防止半导体图像采集设备的表面上的功能聚合体层的性质恶化和表面变形。

公开(公告)号：CN111354700A

公开(公告)日：2020-06-30

申请号：CN201911338310.3

申请日：2019-12-23

Applicant: NEPES ,  株式会社

Inventor： 郑起雕 ,  曹昌用 ,  李永模 ,  吴情植 ,  韩钟镐

IPC: H01L23/485

Abstract: 本发明的技术思想包括一种半导体封装件，包括：半导体芯片，其包括设置在第一表面上的芯片焊盘；外部焊盘，其与所述半导体芯片的所述芯片焊盘电连接；外部连接端子，其遮盖所述外部焊盘；以及中间层，其设置在所述外部焊盘与所述外部连接端子之间，且包括第三金属材料，所述第三金属材料不同于包括在所述外部焊盘中的第一金属材料和包括在所述外部连接端子中的第二金属材料。

公开(公告)号：CN110034072A

公开(公告)日：2019-07-19

申请号：CN201910085654.1

申请日：2019-01-29

Applicant: NEPES ,  株式会社

Inventor： 李俊奎

IPC: H01L23/00 ,  H01L23/552 ,  H01L21/50

Abstract: 本发明提供了一种半导体封装，包括两种实施例，根据本发明的一个方面提供半导体封装，包括：包括绝缘层和互连层的互连部分；配置在所述互连部分上并通过焊盘电连接到所述互连层的半导体芯片；以及配置为覆盖所述半导体芯片和所述互连部分，且连接到所述互连部分的EMI屏蔽部分。本发明还提供了一种半导体其制造方法。本发明提供的半导体封装及其制造方法，在半导体封装内配置有屏蔽电磁干扰(Electro Magnetic Interference，EMI)的EMI屏蔽部分，可防止由于EMI屏蔽部分的脱落或破损而使EMI屏蔽部分的性能降低的现象。

公开(公告)号：CN105742262A

公开(公告)日：2016-07-06

申请号：CN201510940505.0

申请日：2015-12-16

Applicant: NEPES株式会社

Inventor： 李俊奎 ,  权容台

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L25/16 ,  H01L21/568 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24195 ,  H01L2924/13091 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1438 ,  H01L2924/1441 ,  H01L2924/15313 ,  H01L2924/182 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/37001 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/1705 ,  H01L2224/81

Abstract: 本发明公开了一种半导体封装，其中，半导体芯片和安装器件一起封装在半导体封装中。半导体封装包括半导体芯片、安装块和互连部件，在安装块上的第一安装器件安装在基板上，基板包括形成在其上的电路，互连部件被配置以将半导体芯片电连接至安装块。

公开(公告)号：CN104364902A

公开(公告)日：2015-02-18

申请号：CN201380026487.4

申请日：2013-05-09

Applicant: NEPES株式会社

Inventor： 权容台 ,  朴卿焄

IPC: H01L23/48 ,  H01L23/538

CPC classification number: H01L25/105 ,  H01L21/56 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/08 ,  H01L24/19 ,  H01L24/24 ,  H01L24/32 ,  H01L24/82 ,  H01L24/83 ,  H01L24/89 ,  H01L25/0655 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/08111 ,  H01L2224/08235 ,  H01L2224/12105 ,  H01L2224/24101 ,  H01L2224/24155 ,  H01L2224/32235 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/12042 ,  H01L2924/171 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/00

Abstract: 本发明提供一种包括精密且工艺缺陷低的贯通布线的半导体封装的制造方法。本发明的一个实施例的半导体封装包括：绝缘基板，其包括第一贯通部和第二贯通部；贯通布线，填充所述第一贯通部，被设置成穿过所述绝缘基板；半导体芯片，位于所述第二贯通部内，与所述贯通布线电连接；模制件，对所述半导体芯片和所述绝缘基板进行模塑；以及再布线图案层，位于所述绝缘基板的下侧，电连接所述贯通布线和所述半导体芯片。

公开(公告)号：CN106711094B

公开(公告)日：2020-01-10

申请号：CN201611026046.6

申请日：2016-11-17

Applicant: NEPES株式会社

Inventor： 朴润默

IPC: H01L23/13 ,  H01L23/48 ,  H01L21/50

Abstract: 公开了一种包括穿孔的半导体封装件以及制造方法。半导体封装件包括：框架，具有容纳部，并被构造成通过设置在容纳部周围的穿孔在其上部与下部之间传输电信号；一个或更多个半导体芯片，容纳在容纳部中；布线部，设置在框架和半导体芯片下方，并被构造为将穿孔连接到半导体芯片；包封件，被成型，以将框架和半导体芯片一体化；导电球或导电柱，连接到穿孔的上部。

公开(公告)号：CN110060992A

公开(公告)日：2019-07-26

申请号：CN201910048922.2

申请日：2019-01-18

Applicant: NEPES ,  株式会社

Inventor： 李俊奎

IPC: H01L25/18 ,  H01L23/31 ,  H01L23/488

Abstract: 一种半导体封装，包括：第一封装，包括第一半导体芯片、将第一半导体芯片覆盖的第一封装层、和与第一半导体芯片的焊盘连接的第一再分布图案；以及第二封装，在第一封装上，该第二封装包括：第二半导体芯片、将第二半导体芯片覆盖的第二封装层、以及与第二半导体芯片的焊盘连接的第二再分布图案。第一再分布图案通过第一封装层被连接到第二再分布图案。