-
公开(公告)号：CN117639786A
公开(公告)日：2024-03-01
申请号：CN202311583316.3
申请日：2023-11-24
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种有源噪声整形逐次逼近型模数转换器及其控制方法，其中的器件包括：开关电容阵列，用于采样输入电压，并逐次分配其中各个电容的顶极板的电压以逼近输入电压；还用于在逐次逼近结束后，将各电容的顶极板的电压切换为全分别率的余差电压；整形比较电路，包括采样电容、预放大器、积分电容、存储电容和锁存器，整形比较电路具有预放大器、存储电容和锁存器依次连接后与逻辑控制器相连接的比较量化状态，以及采样电容与各电容的顶极板相连接的余差采样状态，以及采样电容依次与预放大器和存储电容相连接，积分电容跨接于预放大器的输入端和输出端之间的余差积分状态。本发明中的器件，版图较小、功耗较低、精度较高。
-
公开(公告)号：CN117200793A
公开(公告)日：2023-12-08
申请号：CN202311045142.5
申请日：2023-08-17
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种逐次逼近型模数转换器的版图结构，包括：第一电容阵列版图区和第二电容阵列版图区，二者合成一个矩形版图区；第一开关阵列版图区和第二开关阵列版图区，分别对称设置于矩形版图区的两个长边外；环线版图区，呈U型环结构环绕矩形版图区，且U型环结构的两臂分别覆盖第一开关阵列版图区和第二开关阵列版图区；控制逻辑版图区、锁存器版图区和预放大器版图区，均设置于U型环结构外侧，并对应于U型环结构开口设置；模拟输入输出版图区，设置于U型环结构外侧，并对应于U型环结构的底部设置；数字输入输出版图区，设置于控制逻辑版图区的远离预放大器版图区的一侧。本发明中的结构，能够提高逐次逼近型模数转换器的数据转换精度。
-
公开(公告)号：CN117155393A
公开(公告)日：2023-12-01
申请号：CN202311193872.X
申请日：2023-09-15
Applicant: 西安电子科技大学芜湖研究院
IPC: H03M3/00
Abstract: 本发明公开了一种Sigma‑Delta调制器，包括：至少两级依次连接的积分单元，且除最后一级积分单元以外的其他积分单元的输出端均与最后一级积分单元的输入端相连接；每一级积分单元均包括一加法器和一积分器，加法器的输入端即为积分单元的输入端，加法器的输出端与积分器的输入端相连接，积分器的输出端即为积分单元的输出端；末端加法器，其输入端与最后一级积分单元的输出端相连接；量化器，其输入端与末端加法器的输出端相连接，输出端经过一反馈DAC后与第一级积分单元以及最后一级积分单元的输入端相连接。本发明中的调制器，通过前馈结构和反馈结构的混合结构设置，达到了精度较高功耗较小的效果。
-
公开(公告)号：CN117112485A
公开(公告)日：2023-11-24
申请号：CN202310980966.5
申请日：2023-08-04
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种基于RISC‑V指令集的汽车超声波雷达主控SoC芯片，包括：基于RISC‑V指令集的CPU，用于通过AMBA总线对各部分进行控制；LIN控制器，用于通过LIN总线将雷达配置参数发送至超声波雷达的传感器端以获取回波数据，并通过LIN总线接收回波数据后，存储回波数据至片内存储模块；定位模块，用于从片内存储模块中读取回波数据后，基于回波数据进行障碍物定位，并将定位结果存放至片内存储模块；CAN FD控制器，用于控制CAN FD总线与外部通信并读取片内存储模块中的定位结果，并在接收到发送请求后，将定位结果发送至上位机。本发明基于超声波定位算法设计定位模块，提升了芯片对超声波雷达信号的处理能力。
-
公开(公告)号：CN117033875A
公开(公告)日：2023-11-10
申请号：CN202310828811.X
申请日：2023-07-06
Applicant: 西安电子科技大学芜湖研究院
IPC: G06F17/16
Abstract: 本发明公开了一种矩阵求逆协处理器及处理器组，其中的矩阵求逆协处理器包括：EAI接口单元，用于与协处理器相对应的主处理器内的译码执行单元和访存执行单元相连接；向量编码单元，其内具有四个自定义求逆指令，与EAI接口单元相连接，用于判断运算指令信息是否为自定义求逆指令，并对运算指令信息进行译码；向量控制单元，与向量编码单元相连接，用于根据向量编码单元传输的译码信息生成向量运算控制信号，并将向量运算控制信号以及运算数据信息发送至向量运算单元中；向量运算单元，用于在接收到向量运算控制信号时，启动对应的向量运算模块完成计算，并将计算结果发送至EAI接口单元。本发明中的协处理器，减少对应主处理器执行矩阵求逆运算的时间。
-
Patent Agency Ranking
公开(公告)号：CN117013808A
公开(公告)日：2023-11-07
申请号：CN202311215773.7
申请日：2023-09-19
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开一种高压自举电容式浮动半桥栅极驱动电路和设备，高压脉波栓锁电平转换器的第一端接DVDD，第二接控制信号，第三接GND，第四、五、六接CBOOT的第二端，第七接高边栅极驱动单元的第一端，第八、九接D1的第二端，D1的第一端接DVDD，CBOOT的第一端接D1的第二端；高边栅极驱动单元的第二、三端接L1的第一端，第四接SW1的栅极，第五、六接D1的第二端，L1的第二端输出电压，接Cout的第一端，Cout的第二端接GND；低边栅极驱动单元的第一端接控制信号，第二、三接GND，第四接SW2的栅极，第五、六接DVDD；SW1的源极接SW2的漏极，漏极接输入电压VIN，SW2的源极接GND。
-
公开(公告)号：CN116882349A
公开(公告)日：2023-10-13
申请号：CN202310733447.9
申请日：2023-06-19
Applicant: 西安电子科技大学芜湖研究院
IPC: G06F30/392 , G06F30/394 , H03L7/08
Abstract: 本发明涉及一种用于电流模式倍频延迟锁相环的版图，包括：核心功能电路版图区和输入输出接口版图区；输入输出接口版图区环绕核心功能电路版图区设置；核心功能电路版图区，包括：环路滤波器、电荷泵、鉴频鉴相器和延迟线电路；环路滤波器和延迟线电路沿第一方向依次排布，电荷泵和鉴频鉴相器均设置于环路滤波器和延迟线电路之间，且电荷泵和鉴频鉴相器沿第二方向间隔设置；第一方向和第二方向相互垂直。本发明将数字电路与模拟电路中的关键电路设置在版图不同区域，每一个电路的外围设置独立的隔离保护环，避免了数字电路与模拟电路互相干扰。优化延迟线电路中延迟单元的排列与布线方式，减小了因延迟线版图带来的系统噪声。
-
公开(公告)号：CN116361233A
公开(公告)日：2023-06-30
申请号：CN202310406295.1
申请日：2023-04-11
Applicant: 西安电子科技大学芜湖研究院
IPC: G06F15/78
Abstract: 本发明公开了一种微控制器，包括：中央处理单元；第一系统总线，与中央处理单元相耦合；第一外围装置组、第二系统总线和存储器组，均与第一系统总线相耦合；存储器组包括：Cache存储器和Flash存储器，Cache存储器内包括第一SRAM存储器，且Cache存储器耦合于第一系统总线和Flash存储器之间，以在中央处理单元发起读请求，且读请求对应读地址为Cacheline对应地址以外的地址时，自Flash存储器中读取指令，或者在中央处理单元发起读请求，且读请求对应读地址为Cacheline对应地址其中之一地址时，自Cache存储器内的第一SRAM存储器中读取指令；Flash控制器，耦合于Cache存储器和Flash存储器之间，以在自Flash存储器内读取指令时，对Flash存储器进行ECC校验。本发明中的微控制器，取指速度较快，且安全性较高。
-
公开(公告)号：CN115842543A
公开(公告)日：2023-03-24
申请号：CN202211406694.X
申请日：2022-11-10
Applicant: 西安电子科技大学芜湖研究院
IPC: H03K19/003 , H03K19/0185
Abstract: 本发明公开了一种干扰抑制修正电路及数字隔离电路，其中，干扰抑制修正电路设置于数字隔离电路的接收端，其包括：钳位电路，与隔离器的输出端相连接；钳位电路包括一对NMOS管和一对PMOS管，钳位电路具有当隔离器的输出信号中包括高于共模电平的瞬态脉冲时，一对NMOS管关闭而一对PMOS管开启的第一状态，以及当隔离器的输出信号中包括低于共模电平的瞬态脉冲时，一对NMOS管开启而一对PMOS管关闭的第二状态，以及隔离器的输出信号即为共模电平时，一对NMOS管和一对PMOS管均关闭的第三状态；信号检测电路，与钳位电路相连接；信号修正电路，输入端与信号检测电路和解调电路相连接；解调电路的输入端与钳位电路相连接。本发明中的电路，能够有效抑制共模瞬态干扰。
-
公开(公告)号：CN115756066A
公开(公告)日：2023-03-07
申请号：CN202211583445.8
申请日：2022-12-09
Applicant: 西安电子科技大学芜湖研究院
IPC: G05F1/56
Abstract: 本发明公开了一种带隙基准电流源，包括：放大电路，包括第一电流镜和第一NMOS管；第一NMOS管的栅极与第一电流镜的第二端相连接，漏极为带隙基准电流源的输出端；电流产生电路，包括第一三极管、第二三极管、第一电阻、第二电阻、第三电阻和第四电阻；第一三极管的集电极与第一电流镜的第一端相连接，基极通过第一电阻与第二三极管的基极相连接，发射极依次通过第二电阻以及第三电阻后接地；第二三极管的集电极与第一电流镜的第二端相连接，基极与第一NMOS管的源极相连接，发射极连接于第二电阻和第三电阻之间；第一NMOS管的源级通过第四电阻后接地。本发明中的电路，结构简单，能够实现与温度无关的电流源。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.035 seconds)
