公开(公告)号：CN115857610A

公开(公告)日：2023-03-28

申请号：CN202211584708.7

申请日：2022-12-09

Applicant: 西安电子科技大学芜湖研究院

Inventor： 甘纯钊 ,  李晴 ,  宋子奇 ,  田冀楠 ,  吴勇 ,  何滇 ,  张野 ,  王文强 ,  翟世奇 ,  查梦凡 ,  翟先旭 ,  王天晨 ,  陶文

IPC: G05F1/567

Abstract: 本发明公开了一种宽范围带隙基准电压源，包括：放大电路，包括第一电流镜和第一NMOS管；电压产生电路，包括第一三极管、第二三极管、第一电阻、第二电阻、第三电阻、第四电阻和第五电阻；第一NMOS管的源极依次通过第三电阻、第四电阻和第五电阻后接地；第一三极管的集电极与第一电流镜的第一端相连接，基极与第二三极管的基极相连接，发射极依次通过第一电阻以及第二电阻后接地；第二三极管的集电极与第一电流镜的第二端相连接，基极连接于第三电阻和第四电阻之间，发射极连接于第一电阻和第二电阻之间。本发明中的电路，结构简单，且能够实现宽范围的与温度无关的电压源。

公开(公告)号：CN115297341A

公开(公告)日：2022-11-04

申请号：CN202210844942.2

申请日：2022-07-18

Applicant: 西安电子科技大学芜湖研究院

Inventor： 钱克升 ,  简爱 ,  何滇 ,  张野 ,  翟世奇 ,  李晴 ,  王文强 ,  查梦凡 ,  甘纯钊 ,  王天晨

IPC: H04N21/234 ,  H04N21/4402 ,  H04L1/00

Abstract: 本发明公开了一种视频数据传输方法、装置、电子设备及可读存储介质，其中，视频数据传输方法，包括如下步骤：获取第一待传输数据的数据类型；当第一待传输数据为视频像素数据或者视频控制数据时，将第一待传输数据转换为第一模式数据，并采用第一传输模式传输；当第一待传输数据为控制命令时，将第一待传输数据转换为第二模式数据，并采用第二传输模式传输；第一模式数据的位数大于第二模式数据的位数，第一传输模式使用的数据通道多于第二传输模式使用的数据通道。通过执行本发明中的方法，能够防止视频数据在后续传输过程中出现编码/校验的复杂性较高，数据传输的准确性较低的问题。

公开(公告)号：CN117078534A

公开(公告)日：2023-11-17

申请号：CN202310885562.8

申请日：2023-07-18

Applicant: 西安电子科技大学芜湖研究院

Inventor： 尚禹宏 ,  王天晨 ,  娄利飞 ,  朱家鑫 ,  梁志远

IPC: G06T5/00 ,  G06T1/20 ,  G06T1/60

Abstract: 本发明公开了一种FPGA硬件加速图像重构方法，包括以下步骤：步骤100，FPGA图像处理模块的图像采集传输单元接收原始图像数据；步骤200，图像采集传输单元将原始图像数据传输至FPGA图像处理模块的图像采集单元；步骤300，图像采集单元将原始图像数据缓存在DDR中，并将原始图像数据传输至FPGA图像处理模块的重建算法单元；步骤400，重建算法单元对原始图像数据进行处理，生成重建图像数据，并将重建图像数据传输至FPGA图像处理模块的图像输出单元；步骤500，图像输出单元将重建图像数据传输至终端中。本发明通过将原始图像数据通过FPGA图像处理模块处理以实现硬件加速的图像实时重建，提高数据处理效率的基础上有效节省资源的占用，提升了实时重建图像的重建效率。

公开(公告)号：CN117013808A

公开(公告)日：2023-11-07

申请号：CN202311215773.7

申请日：2023-09-19

Applicant: 西安电子科技大学芜湖研究院

Inventor： 甘纯钊 ,  李晴 ,  田冀楠 ,  吴勇 ,  王东 ,  何滇 ,  张野 ,  王文强 ,  翟世奇 ,  查梦凡 ,  翟先旭 ,  王天晨 ,  陶文 ,  何平安 ,  宋子奇

IPC: H02M1/088 ,  H02M1/00

Abstract: 本发明公开一种高压自举电容式浮动半桥栅极驱动电路和设备，高压脉波栓锁电平转换器的第一端接DVDD，第二接控制信号，第三接GND，第四、五、六接CBOOT的第二端，第七接高边栅极驱动单元的第一端，第八、九接D1的第二端，D1的第一端接DVDD，CBOOT的第一端接D1的第二端；高边栅极驱动单元的第二、三端接L1的第一端，第四接SW1的栅极，第五、六接D1的第二端，L1的第二端输出电压，接Cout的第一端，Cout的第二端接GND；低边栅极驱动单元的第一端接控制信号，第二、三接GND，第四接SW2的栅极，第五、六接DVDD；SW1的源极接SW2的漏极，漏极接输入电压VIN，SW2的源极接GND。

公开(公告)号：CN116361233A

公开(公告)日：2023-06-30

申请号：CN202310406295.1

申请日：2023-04-11

Applicant: 西安电子科技大学芜湖研究院

Inventor： 张野 ,  朱家鑫 ,  田冀楠 ,  何滇 ,  宋子奇 ,  李晴 ,  翟世奇 ,  王文强 ,  查梦凡 ,  甘纯钊 ,  王天晨 ,  陶文 ,  翟先旭 ,  马云超

IPC: G06F15/78

Abstract: 本发明公开了一种微控制器，包括：中央处理单元；第一系统总线，与中央处理单元相耦合；第一外围装置组、第二系统总线和存储器组，均与第一系统总线相耦合；存储器组包括：Cache存储器和Flash存储器，Cache存储器内包括第一SRAM存储器，且Cache存储器耦合于第一系统总线和Flash存储器之间，以在中央处理单元发起读请求，且读请求对应读地址为Cacheline对应地址以外的地址时，自Flash存储器中读取指令，或者在中央处理单元发起读请求，且读请求对应读地址为Cacheline对应地址其中之一地址时，自Cache存储器内的第一SRAM存储器中读取指令；Flash控制器，耦合于Cache存储器和Flash存储器之间，以在自Flash存储器内读取指令时，对Flash存储器进行ECC校验。本发明中的微控制器，取指速度较快，且安全性较高。

公开(公告)号：CN115756066A

公开(公告)日：2023-03-07

申请号：CN202211583445.8

申请日：2022-12-09

Applicant: 西安电子科技大学芜湖研究院

Inventor： 甘纯钊 ,  李晴 ,  何滇 ,  宋子奇 ,  田冀楠 ,  吴勇 ,  王东 ,  张野 ,  王文强 ,  翟世奇 ,  查梦凡 ,  翟先旭 ,  王天晨 ,  陶文

IPC: G05F1/56

Abstract: 本发明公开了一种带隙基准电流源，包括：放大电路，包括第一电流镜和第一NMOS管；第一NMOS管的栅极与第一电流镜的第二端相连接，漏极为带隙基准电流源的输出端；电流产生电路，包括第一三极管、第二三极管、第一电阻、第二电阻、第三电阻和第四电阻；第一三极管的集电极与第一电流镜的第一端相连接，基极通过第一电阻与第二三极管的基极相连接，发射极依次通过第二电阻以及第三电阻后接地；第二三极管的集电极与第一电流镜的第二端相连接，基极与第一NMOS管的源极相连接，发射极连接于第二电阻和第三电阻之间；第一NMOS管的源级通过第四电阻后接地。本发明中的电路，结构简单，能够实现与温度无关的电流源。