一种时间数字转换电路
    1.
    发明授权

    公开(公告)号:CN114995092B

    公开(公告)日:2024-02-23

    申请号:CN202210681993.8

    申请日:2022-06-15

    Abstract: 本发明公开了一种时间数字转换电路,包括:计数器单元,用于对定时信号进行脉冲计数,并输出定时信号之间的残差信息和第一计数器值;第一时间测量单元,包括第一延迟锁相环电路、同步电路和异步电路,同步电路用于基于第一延迟锁相环电路输出的相位信号对残差信息进行信号重定时,并输出同步信号和第二计数器值;异步电路用于将残差信息经一延迟链直接输出,得到异步信号;第二时间测量单元,用于对同步信号和异步信号进行插值定时,并输出同步信号和异步信号之间的第三计数器值;译码器,用于基于第一计数器值、第二计数器值和第三计数器值得到定时信号之间的时间差。本发明中的电路,能够能够得到更高分辨率的测时数据。

    一种高增益运算放大器及流水线模数转换器

    公开(公告)号:CN117081527A

    公开(公告)日:2023-11-17

    申请号:CN202311225408.4

    申请日:2023-09-21

    Abstract: 本发明公开了一种高增益运算放大器及流水线模数转换器,其中高增益运算放大器包括:主运算放大模块,包括第一差分输入级、第二差分输入级、第一尾电流源、第二尾电流源、第一开关管、第二开关管、第一电流镜和第二电流镜,第一尾电流源和第二尾电流源的输出端分别与第一差分输入级和第二差分输入级相连接,第一尾电流源的输出端依次经第一开关管和第一电流镜后与第二尾电流源的输出端相连接,第二尾电流源的输出端依次经第二开关管和第二电流镜后与第一尾电流源的输出端相连接;第一辅助运算放大模块,与第一差分输入级的输出端相连接;第二辅助运算放大模块,与第二差分输入级的输出端相连接。本发明中的放大器,具有加高的增益和带宽。

    可配置延迟线的电流型倍频延迟锁相环及配置方法

    公开(公告)号:CN117040528A

    公开(公告)日:2023-11-10

    申请号:CN202310930907.7

    申请日:2023-07-25

    Abstract: 本发明公开了一种可配置延迟线的电流型倍频延迟锁相环,包括:鉴频鉴相器,用于产生UP/DN信号以对电荷泵进行充放电;电荷泵,用于产生控制电压并通过电压转电流模块转化为两路线性控制电流并以控制延迟时间;可配置延迟线模块,设置有若干可配置的延迟线,每个延迟线配置有不同数量的延迟单元;电压比较模块,用于根据控制电压产生比较电压;锁定检测模块,用于实时检测参考信号和反馈信号的相位差大小和极性,并输出锁定信号;延迟单元选择模块,用于在检测比较信号和锁定信号的状态变化,并控制可配置延迟线模块进行延迟线的切换。该电路兼顾了性能和功耗,可以在低输入频率的情况下实现高线性度、低抖动、宽频率的多相位输出时钟。

    一种振铃抑制电路
    4.
    发明公开

    公开(公告)号:CN116248432A

    公开(公告)日:2023-06-09

    申请号:CN202310120598.7

    申请日:2023-02-03

    Abstract: 本发明公开了一种振铃抑制电路,包括:峰值检测电路,与控制总线相连接,用于检测并输出总线信号隐性区间的峰值电压;开关控制电路,其两个输入端中的一个与峰值检测电路的输出端相连接,另一个接入基准电压;开关控制电路用于在峰值电压高于基准电压时输出第一电平的开关控制信号;振铃抑制管,其栅极与开关控制电路相连接,且其导通电阻与传输总线信号的电缆的特性电阻相匹配;当开关控制电路输出第一电平的开关控制信号时,振铃抑制管导通,抑制振铃。本发明中的电路,对于振铃状态的响应较快,抑制效果较好。

    一种跨阻放大器
    7.
    发明公开

    公开(公告)号:CN114513174A

    公开(公告)日:2022-05-17

    申请号:CN202111671538.1

    申请日:2021-12-31

    Abstract: 本发明公开了一种跨阻放大器,包括:放大器以及与放大器相连接的压控电阻;增益控制电路,与压控电阻相连接,用于控制压控电阻两端的电压随着时间延长逐渐减小,放大器的放大增益随着时间延长逐渐增加。本发明中的装置,能够产生对近距离目标(回波时间短)的强回波光电流信号探测中具有低增益、大量程特性,而对远距离目标(回波时间长)的弱回波光电流信号探测中具有高增益、小量程特性,能够解决现有的对数放大器存在微弱信号回波下噪声较大而导致系统信噪比不足的问题,满足激光雷达接收机中大动态范围低噪声的指标要求。

    一种电容阵列版图结构及逐次逼近模数转换器版图结构

    公开(公告)号:CN117614451A

    公开(公告)日:2024-02-27

    申请号:CN202311742829.4

    申请日:2023-12-18

    Abstract: 本发明公开了一种电容阵列版图结构及逐次逼近模数转换器版图结构,其中的电容阵列版图结构包括:第一版图区,包括若干呈矩阵排列的单位电容;第一版图区为电容阵列中的主电容阵列所在的版图区,主电容阵列中容值为一个或者两个单位电容的逼近电容均设置于第一版图区的矩形中心,其他逼近电容呈中心对称设置于第一版图区内;第二版图区,为电容阵列中的子电容阵列和桥接电容所在的版图区,子电容阵列通过桥接电容与主电容阵列相连接;桥接电容以及子电容阵列中容值为一个或者两个单位电容的逼近电容均设置于第二版图区的矩形中心,其他逼近电容呈中心对称设置于第二版图区内。本发明中的结构,能够降低电容阵列中的失配,减少寄生。

    一种流水线模数转换器版图结构
    9.
    发明公开

    公开(公告)号:CN116760413A

    公开(公告)日:2023-09-15

    申请号:CN202310727140.8

    申请日:2023-06-19

    Abstract: 本发明公开了一种流水线模数转换器版图结构,其包括功能电路版图区和围绕功能电路版图区设置的输入输出接口版图区;功能电路版图区包括电源电路版图区、数字信号电路版图区和混合信号电路版图区;数字信号电路版图区与电源电路版图区相邻,混合信号电路版图区呈U型环结构环绕电源电路版图区和数字信号电路版图区,且电源电路版图区位于U型环结构环设空间的底部,数字信号电路版图区位于U型环结构环设空间的开口处;电源电路版图区用于提供参考电流,混合信号电路版图区用于对输入信号进行量化,数字信号电路版图区用于产生时钟信号,并对混合信号电路版图区产生的量化结果进行校准。本发明中的结构,能够提高流水线模数转换器的性能和可靠性。

Patent Agency Ranking