-
公开(公告)号:CN115424940B
公开(公告)日:2024-07-16
申请号:CN202211026540.8
申请日:2022-08-25
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/46 , H01L21/02 , C01B32/194
Abstract: 一种表面P型氧化镓的制备方法,在衬底上生长氧化镓层,然后通过表面功能化生长制备单层极性氢氟化石墨烯,最后采用转印聚合物对极性氢氟化石墨烯进行二次转移调整方向之后,转移到氧化镓层上,构建形成氧化镓/极性氢氟化石墨烯异质结界面,利用异质结界面强烈的电荷转移获得无晶格受损的表面P型氧化镓。本发明摒弃了传统的离子掺杂工艺,采用异质工程转移自对准工艺制备表面P型氧化镓,降低了成本,简化了工艺。本发明通过界面电荷转移效率实现氧化镓表面的电子抽取和空穴注入,不会阻碍载流子的输运特性。本发明通过异质工程制备的P型氧化镓,通过界面强烈的电荷转移实现,对氧化镓表面进行有效的空穴注入,从而实现更加有效的P型氧化镓。
-
公开(公告)号:CN115458680A
公开(公告)日:2022-12-09
申请号:CN202211138415.6
申请日:2022-09-19
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L45/00
Abstract: 一种缺陷可控的单层非晶氧化镓的单双极共存阻变存储器及制备方法,装置包括从下到上依次设置的下电极、阻变材料层和上电极;下电极、阻变材料层、上电极均为单层结构,下电极采用Pt衬底,阻变材料层采用非晶氧化镓薄膜,上电极采用活性电极Ag;其中阻变材料层采用磁控溅射的方法制备,通过改变磁控溅射过程中氩氧气流量的比例可以实现非晶氧化镓薄膜中氧缺陷浓度的调控,使得器件同时具备单极性和双极性模式,而且在单双极可逆转变中仅使用同一限流,相同的限流条件可以简化集成阻变存储器外围的电路设计,以此来减小集成电路面积并降低电路功耗。最后,使用真空蒸镀设备进行100‑200nm上电极Ag的制备。本发明简化了工艺流程,且具有结构简单、功耗低以及器件性能高等优点。
-
公开(公告)号:CN117033875A
公开(公告)日:2023-11-10
申请号:CN202310828811.X
申请日:2023-07-06
Applicant: 西安电子科技大学芜湖研究院
IPC: G06F17/16
Abstract: 本发明公开了一种矩阵求逆协处理器及处理器组,其中的矩阵求逆协处理器包括:EAI接口单元,用于与协处理器相对应的主处理器内的译码执行单元和访存执行单元相连接;向量编码单元,其内具有四个自定义求逆指令,与EAI接口单元相连接,用于判断运算指令信息是否为自定义求逆指令,并对运算指令信息进行译码;向量控制单元,与向量编码单元相连接,用于根据向量编码单元传输的译码信息生成向量运算控制信号,并将向量运算控制信号以及运算数据信息发送至向量运算单元中;向量运算单元,用于在接收到向量运算控制信号时,启动对应的向量运算模块完成计算,并将计算结果发送至EAI接口单元。本发明中的协处理器,减少对应主处理器执行矩阵求逆运算的时间。
-
公开(公告)号:CN115424940A
公开(公告)日:2022-12-02
申请号:CN202211026540.8
申请日:2022-08-25
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/46 , H01L21/02 , C01B32/194
Abstract: 一种表面P型氧化镓的制备方法,在衬底上生长氧化镓层,然后通过表面功能化生长制备单层极性氢氟化石墨烯,最后采用转印聚合物对极性氢氟化石墨烯进行二次转移调整方向之后,转移到氧化镓层上,构建形成氧化镓/极性氢氟化石墨烯异质结界面,利用异质结界面强烈的电荷转移获得无晶格受损的表面P型氧化镓。本发明摒弃了传统的离子掺杂工艺,采用异质工程转移自对准工艺制备表面P型氧化镓,降低了成本,简化了工艺。本发明通过界面电荷转移效率实现氧化镓表面的电子抽取和空穴注入,不会阻碍载流子的输运特性。本发明通过异质工程制备的P型氧化镓,通过界面强烈的电荷转移实现,对氧化镓表面进行有效的空穴注入,从而实现更加有效的P型氧化镓。
-
公开(公告)号:CN117075847A
公开(公告)日:2023-11-17
申请号:CN202310797925.2
申请日:2023-06-29
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明公开了一种三角函数协处理器,包括:译码接口单元,其内具有自定义三角函数指令,用于在接收到主处理器传递的运算请求时,执行对应的三角函数指令,译码获取输入角度,还用于将协处理器的运算结果反馈至主处理器;角度压缩单元,用于将三角函数指令中的角度压缩映射至[0,π/4]区间内;角度编码单元,用于对映射后的角度进行二进制编码,再进行角度二极化重编码,得到旋转方向、旋转角度和模长校正因子;旋转迭代单元,用于进行旋转迭代,得到[0,π/4]区间范围内的运算结果;结果重映射单元,用于将[0,π/4]区间范围内的运算结果重映射至[0,2π]区间,并重映射后的运算结果发送至译码接口单元。本发明中的协处理器,运算效率高,资源消耗少。
-
-
-
-