一种碳化硅功率器件终端结构及其制备方法

    公开(公告)号:CN113140612B

    公开(公告)日:2025-03-14

    申请号:CN202010055038.4

    申请日:2020-01-17

    Abstract: 本发明涉及半导体技术领域,公开了一种碳化硅功率器件终端结构及其制备方法,该终端结构包括:N型碳化硅衬底;形成于N型碳化硅衬底一侧的N型碳化硅外延层,N型碳化硅外延层背离N型碳化硅衬底的一侧形成有沿平行N型碳化硅衬底方向排列的P+区、第一JTE区以及第二JTE区,第一JTE区与第二JTE区不同层设置;形成于N型碳化硅外延层背离N型碳化硅衬底一侧的介质钝化层,第一JTE区或者第二JTE区与介质钝化层接触。上述终端结构中第一JTE区与第二JTE区位于不同层,第一JTE区与第二JTE区中的一个与介质钝化层接触,减小了JTE区与介质钝化层之间的接触面积,可降低介质钝化层界面电荷对JTE终端耐压的影响。

    绝缘栅双极型晶体管及制作方法、电子设备及存储介质

    公开(公告)号:CN116666211A

    公开(公告)日:2023-08-29

    申请号:CN202210157368.3

    申请日:2022-02-21

    Abstract: 本申请涉及一种绝缘栅双极型晶体管及制作方法、电子设备及存储介质,方法包括:提供一衬底,在衬底上依次设置氧化层和外延层;在外延层远离氧化层一侧设置一沟槽,并在沟槽内设置多晶硅栅;通过在外延层远离氧化层一侧注入第一电荷类型的掺杂物,形成体区,体区设置在多晶硅栅两侧;通过在体区远离外延层一侧注入第二电荷类型的掺杂物,形成发射区,发射区设置在多晶硅栅两侧;设置覆盖多晶硅栅、发射区以及体区的第一金属层;去除衬底,在氧化层远离外延层一侧设置第二金属层,第二金属层通过氧化层上的通孔与外延层接触,将缘栅双极型晶体管制作成垂直结构,提高绝缘栅双极型晶体管可靠性,进而提升了用户体验。

    一种防止智能功率模块溢胶的方法

    公开(公告)号:CN113113315B

    公开(公告)日:2023-03-31

    申请号:CN202010031012.6

    申请日:2020-01-13

    Abstract: 本发明涉及功率模块的领域,公开一种防止智能功率模块溢胶的方法,包括:提供一正面和背面均形成有金属层的DBC基板;将引线框架与DBC基板正面的金属层连接,且在DBC基板背面的金属层一侧形成保护膜;将形成有保护膜的DBC基板与所述引线框架注塑成型以形成模块;由于在DBC基板的背面金属层形成有保护膜,使得在将形成有保护膜的DBC基板与所述引线框架注塑成型以形成模块时,对DBC基板的背面金属层进行保护,使得在注塑成型形成模块的过程中,不会有注塑成型中胶体物质与DBC基板的背面金属层接触,从而保证了DBC基板的背面金属层的正常工作,提高了功率模块的散热性能。

    一种铜桥双面散热的芯片及其制备方法

    公开(公告)号:CN112992836B

    公开(公告)日:2023-01-17

    申请号:CN201911275842.7

    申请日:2019-12-12

    Abstract: 本发明涉及电子器件技术领域,公开了一种铜桥双面散热的芯片及其制备方法,该铜桥双面散热的芯片包括导线框架、芯片本体、环氧树脂胶膜和铜桥,其中,导线框架包括基岛和管脚两个部分,芯片本体设置于基岛上,芯片本体包括位于朝向基岛一侧且与基岛电性连接的第一连接端和位于背离基岛一侧、通过铜桥与管脚电性连接的第二连接端;环氧树脂胶膜设置于芯片本体上且与每个第二连接端相对的位置设有开孔,开孔内设有结合材以将第二连接端与铜桥固定。该铜桥双面散热的芯片将用于固定第二连接端与铜桥的结合材限定在环氧树脂胶膜的开孔内,可以避免结合材溢出而影响铜桥双面散热的芯片的性能,该铜桥双面散热的芯片可靠性更强、散热效果更好。

    半导体装置及其制造方法
    87.
    发明授权

    公开(公告)号:CN113053750B

    公开(公告)日:2022-08-30

    申请号:CN201911375713.5

    申请日:2019-12-27

    Abstract: 本公开提供了一种半导体装置及其制造方法,涉及半导体技术领域,所述方法包括:在衬底上依次形成叠置的多个外延层,每个外延层和所述衬底具有第一导电类型,每个外延层包括掺杂区,相邻的外延层中的所述掺杂区彼此邻接,其中:形成每个外延层包括:对外延层进行掺杂以形成初始掺杂区,所述初始掺杂区具有与第一导电类型不同的第二导电类型;执行退火,以使得所述初始掺杂区变为中间掺杂区;对所述中间掺杂区的边缘部分进行刻蚀,以形成贯穿所述中间掺杂区的沟槽,所述中间掺杂区的剩余部分作为所述掺杂区;和在所述沟槽中形成填充材料。

    元器件电性连接方法及芯片封装

    公开(公告)号:CN112216666B

    公开(公告)日:2022-06-14

    申请号:CN201910626038.2

    申请日:2019-07-11

    Abstract: 本申请涉及芯片封装技术领域,具体而言,涉及一种元器件电性连接方法及通过该方法制备的芯片封装。元器件电性连接方法包括如下步骤:将芯片焊接在基板上;将芯片及外部引脚塑封成型,塑封过程中,对需要进行电性连接的焊盘处预留填充孔;在封装体上刻蚀用于连通填充孔的沟槽,每个所述沟槽用于连通需要进行电性连接的焊盘对应的填充孔;在导电沟槽和填充孔中填充导电胶;对外露的导电胶部分进行再次封装。本申请技术方案所提供的元器件电性连接方法,由于采用导电胶进行电性连接,不用引线键合的方式,不存在机械应力对芯片的损伤,提高芯片的可靠性。

    碳化硅金属氧化物半导体场效应晶体管及其制造方法

    公开(公告)号:CN114388606A

    公开(公告)日:2022-04-22

    申请号:CN202011120756.1

    申请日:2020-10-19

    Abstract: 本发明涉及一种碳化硅金属氧化物半导体场效应晶体管及其制造方法,该晶体管包括第一和第二元胞,它们共同包括漏极电极层、欧姆接触层、衬底层、外延层、层间介质层和源极电极层,第一元胞还包括第一深阱区、第二深阱区、第一浅阱区、第二浅阱区、第一源区、第二源区、第一栅氧化层和第一多晶硅栅极,第二元胞还包括第三深阱区、第四深阱区、第三浅阱区、第四浅阱区、第二栅氧化层、第三栅氧化层、第二多晶硅栅极和第三多晶硅栅极。该晶体管不但可以保证自身具有短路电流密度低、短路耐量高和短路时间长等优点,而且可以在降低体二极管正向压降的同时降低肖特基二极管的反向漏电流。

    一种少子寿命控制方法
    90.
    发明公开

    公开(公告)号:CN114256066A

    公开(公告)日:2022-03-29

    申请号:CN202011005223.9

    申请日:2020-09-22

    Abstract: 本申请公开了一种少子寿命控制方法,应用于第一硅晶片,第一硅晶片属于RC‑IGBT,方法包括:向第一硅晶片注入第一离子,得到P型半导体;在P型半导体上淀积阻隔层;从阻隔层上刻蚀出第一区域,并将第一区域作为续流二极管区域,第一区域不具有阻隔层;向第一区域注入第二离子,以在第一区域上形成N型半导体;对形成N型半导体的第一区域进行重金属溅射;采用第一热处理方式,对包含经过重金属溅射的第一区域的所述第一硅晶片进行热处理,以使重金属在第一硅晶片中形成复合中心。由于复合中心可以改变第一硅晶片中少子的复合方式,将少子的复合方式由直接复合变为间接复合,因此,可以有效地减少少子的复合时间从而降低续流二极管的反向恢复时间。

Patent Agency Ranking