半浮栅存储器及其制造工艺

    公开(公告)号:CN112909000A

    公开(公告)日:2021-06-04

    申请号:CN202110321937.9

    申请日:2021-03-25

    Abstract: 本发明提供了一种半浮栅存储器,包括:衬底;隧穿层,设于所述衬底的上表面;第一半导体,包括覆盖端和邻接端,所述邻接端设于所述衬底且一侧邻接所述隧穿层,所述覆盖端覆盖所述隧穿层,所述第一半导体与所述衬底构成二极管结构;半浮栅,覆盖所述第一半导体,所述半浮栅具有深能级缺陷。本发明通过第一半导体与衬底构成二极管结构,当导通时,加快数据的写入半浮栅,实现了快速存储功能,由于二极管结构和隧穿层的性能,半浮栅内的电荷不容易返流回衬底,从而增加了存储时间。最重要的,半浮栅具有深能级缺陷,有效地增强电荷保持能力,增加了存储器的刷新时间。另外,本发明还提供了半浮栅存储器的制造工艺。

    三维集成结构及其制造方法

    公开(公告)号:CN112908990A

    公开(公告)日:2021-06-04

    申请号:CN202110104921.2

    申请日:2021-01-26

    Abstract: 本发明提供了一种三维集成结构,第一纳米电容,包括第一硅衬底、第一隔离介质、第一底部金属电极层和第一顶部金属电极层;过渡层,设于所述第一顶部金属电极层;第二纳米电容,包括第二硅衬底、第二隔离介质、第二底部金属电极层和第二顶部金属电极层,第二纳米电容开设有第一连接孔和第二连接孔,并且第一连接孔导通至第一顶部金属电极层,第二底部金属电极层通过第一连接孔与第一底部金属电极层电连接,从而在设置第二底部金属电极层的时候,就通过第一连接孔与第一底部金属电极层电连接,使加工工艺更加简单,并且缩短了制备集成结构的时间,加快了生产效率。另外,本发明还提供了三维集成结构的制造方法。

    一种高线性氮化镓HBT射频功率器件及其制备方法

    公开(公告)号:CN111048584B

    公开(公告)日:2021-05-11

    申请号:CN201911334848.7

    申请日:2019-12-23

    Applicant: 复旦大学

    Abstract: 本发明提供了一种高线性氮化镓HBT射频功率器件及其制备方法,属于射频功率器件领域。本发明提供了一种高线性氮化镓HBT射频功率器件,包括:外延材料层;次集电层;集电层;氮化硅层;集电极接触孔金属层;P‑氮化镓基层;发射极层;P型多晶硅层;以及基极金属层。因为本发明在P‑GaN非本征基区采用成熟的P型Si半导体实现自镇流结构,同时利用多晶硅互连线Rb为镇流电阻,采用了多晶硅互连线有效地缩短非本征基区区域。所以,本发明可以利用这个负反馈结构降低器件I‑V中的非线性分量,能够降低RC延迟时间,明显提高器件高的fT、fmax高频参数。

    一种TSV结构及其制备方法
    84.
    发明公开

    公开(公告)号:CN112466846A

    公开(公告)日:2021-03-09

    申请号:CN202011329699.8

    申请日:2020-11-24

    Abstract: 本发明提供了一种TSV结构及其制备方法,所述TSV结构包括:衬底结构;通孔结构,所述通孔结构设置在所述衬底结构内部并上下贯穿所述衬底结构;嵌入层,所述嵌入层设置在所述通孔结构内壁并插入所述衬底结构内部;化合物层,所述化合物层设置在所述通孔结构内壁,所述化合物层与所述嵌入层的接触部位设置有反应生成层;金属互连结构,所述金属互连结构设置在所述通孔结构内壁;其中,所述金属互连结构顶端设置有顶部金属接触层,所述金属互连结构底端设置有底部金属接触层,本发明的TSV结构不仅能够实现芯片之间的快速互连,而且具有良好的散热效果,有效提高了TSV结构的性能。

    半导体衬底、制备方法以及电子元器件

    公开(公告)号:CN112435984A

    公开(公告)日:2021-03-02

    申请号:CN202011329627.3

    申请日:2020-11-24

    Abstract: 本发明提供了一种半导体衬底,包括相对的第一衬底表面和第二衬底表面,贯通所述第一衬底表面和所述第二衬底表面的通孔结构,以及堆叠设置的第一隔离层和电感层。所述半导体衬底的通孔结构内表面开设有凹陷部,能够增加所述通孔结构的比表面积,所述凹陷部的内表面与所述通孔结构的内表面相接以形成连续内表面,且所述第一隔离层覆盖所述连续内表面以及所述电感层填充所述凹陷部,有利于通过提高所述电感层的截面积来增加电感值,同时也便于通过改变所述通孔结构的结构以及所述凹陷部的深宽比来调节所述电感值,从而扩大应用范围。本发明还提供了所述半导体衬底的制备方法以及包括所述半导体衬底的电子元器件。

    一种多模式调制的柔性钙钛矿神经突触器件及其制备方法

    公开(公告)号:CN112349838A

    公开(公告)日:2021-02-09

    申请号:CN202011160333.2

    申请日:2020-10-27

    Applicant: 复旦大学

    Abstract: 本发明公开一种多模式调制的柔性钙钛矿神经突触器件及其制备方法。该多模式调制的柔性钙钛矿神经突触器件包括:柔性衬底;底层电极,形成在所述柔性衬底上;功能层,其为卤化物钙钛矿材料,形成在所述底层电极上;顶层电极,相互隔离分布在所述功能层上,以可见光源与电学脉冲作为多模式调节的不同信号源,利用卤化物钙钛矿材料的离子效应,在电学刺激或者光学刺激的作用下,通过离子的移动模拟神经突触特性,从而实现多重调制效果。

    一种感存算一体的柔性有机忆阻器及其制备方法

    公开(公告)号:CN112331772A

    公开(公告)日:2021-02-05

    申请号:CN202011155918.5

    申请日:2020-10-26

    Applicant: 复旦大学

    Abstract: 本发明公开一种感存算一体的柔性有机忆阻器及其制备方法。该感存算一体的柔性有机忆阻器包括:柔性衬底(100);底层电极(101),其以一定间隔分布在柔性衬底(100)上;有机功能层(102),其形成底层电极(101)上,具有紫外光响应,并且可以在紫外光脉冲的激励下进行电荷的存储与擦除,撤去光脉冲后的电流状态与施加光脉冲前的初始电流状态不同,且能保持较长的时间;顶层电极(103),其以一定间隔分布在有机功能层(102)上,且其延伸方向与底层电极(101)的延伸方向垂直;当利用紫外光脉冲源对所形成的感存算一体的柔性有机忆阻器进行照射时,忆阻器可感应到光信号并产生电流信号,相应的电流信号可被忆阻器存储记忆并用于多态神经计算,从而实现感存算一体化。

    一种可见-红外波段二维电荷俘获型存储器及其制备方法

    公开(公告)号:CN112331668A

    公开(公告)日:2021-02-05

    申请号:CN202011159688.X

    申请日:2020-10-27

    Applicant: 复旦大学

    Abstract: 本发明公开一种可见‑红外波段二维电荷俘获型存储器及其制备方法。该可见‑红外波段二维电荷俘获型存储器包括:衬底;背栅,形成在所述衬底上;电荷阻挡层,形成在所述背栅上;电荷俘获层,其为第一类二维材料,形成在所述电荷阻挡层上;电荷隧穿层,形成在所述电荷俘获层上;沟道层,其为第二类二维材料,形成在所述电荷隧穿层上,其中,所述第一类二维材料和所述第二类二维材料的光学响应波段互补,相互叠加后使得存储器的光响应范围可覆盖可见‑红外波段,实现可见‑红外电荷俘获型擦写功能。

    一种纳米电容三维集成结构及其制作方法

    公开(公告)号:CN112201655A

    公开(公告)日:2021-01-08

    申请号:CN202010944488.9

    申请日:2020-09-10

    Abstract: 本发明公开一种纳米电容三维集成结构及其制作方法。该纳米电容三维集成结构包括形成在铝箔正面和背面的第一纳米电容结构和第二纳米电容结构,第一纳米电容结构的第一顶部金属电极层通过第一沟槽结构、第二沟槽结构、铝通孔结构、第四沟槽结构、第五沟槽结构与第二纳米电容结构的第二顶部金属电极层电气连通;第一纳米电容结构的第一底部金属电极层通过第三沟槽结构、铝箔、第六沟槽结构与第二纳米电容结构的第二底部金属电极层电气连通。本发明能够显著增大电容密度缩短互连线长度,从而有利于减小互连电阻和能量损耗,此外,能够减少工艺步骤,降低工艺复杂度,从而有效降低生产成本。

Patent Agency Ranking