公开(公告)号：CN109727946B

公开(公告)日：2022-07-01

申请号：CN201810306349.6

申请日：2018-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  蔡柏豪 ,  庄博尧 ,  许峯诚 ,  陈硕懋 ,  翁得期

IPC: H01L23/498 ,  H01L23/538

Abstract: 提供形成芯片封装体的方法。方法包括将芯片置于再布线结构上。再布线结构包括第一绝缘层与第一线路层，且第一线路层位于第一绝缘层中并电性连接至芯片。方法亦包括经由导电结构将中介基板接合至再布线结构。芯片位于中介基板与再布线结构之间。中介基板具有与再布线结构相邻的凹陷。芯片的第一部分位于凹陷中。中介基板包括基板与导电通孔结构，且导电通孔结构穿过基板并经由导电结构电性连接至第一线路层。

公开(公告)号：CN112466862A

公开(公告)日：2021-03-09

申请号：CN202010939696.X

申请日：2020-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  郑心圃 ,  许峯诚

IPC: H01L25/16 ,  H01L23/367 ,  H01L23/488 ,  H01L21/98 ,  H01L21/50 ,  H01L21/60

Abstract: 本公开实施例提供一种封装结构及其形成方法。封装结构包括封装基板及在封装基板上方的中介层基板。中介层基板具有面向封装基板的第一表面及与第一表面相对的第二表面。封装结构还包括设置在第一表面上的第一半导体装置及设置在第二表面上的第二半导体装置。导电结构设置在中介层基板与封装基板之间。第一半导体装置位于导电结构之间。第一半导体装置的第一侧与最相邻的导电结构相距一第一距离，以及第一半导体装置的第二侧与最相邻的导电结构相距一第二距离，第一侧相对于第二侧，并且第一距离大于第二距离。

公开(公告)号：CN112466861A

公开(公告)日：2021-03-09

申请号：CN202010935246.3

申请日：2020-09-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  许峯诚 ,  陈硕懋

IPC: H01L25/16 ,  H01L21/98

Abstract: 本公开一些实施例提供一种封装结构及其形成方法。封装结构包括封装基板、位于封装基板上方的中介层基板以及位于中介层基板上方的多个半导体装置。中介层基板还具有一或多个凹槽，以收容或容纳不被允许安装在中介层基板表面上的附加的半导体装置。凹槽使得整体封装结构更薄。一些收容在中介层基板的凹槽中的半导体装置也可以电连接到中介层基板及/或中介层基板上方的半导体装置，以改善整体封装结构的电性能。

公开(公告)号：CN111128990A

公开(公告)日：2020-05-08

申请号：CN201911052148.9

申请日：2019-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭丰维 ,  周淳朴 ,  陈硕懋

IPC: H01L25/16 ,  H01L23/31 ,  H01L23/485 ,  H01L23/488

Abstract: 一种将光子管芯(oDie)和电子管芯(eDie)集成的集成电路封装件。更确切地说，集成电路封装件可包含以通信方式耦合到光子管芯和/或电子管芯中的至少一个的多个重分布层，其中模塑材料至少部分地包围光子管芯和/或电子管芯中的至少一个。

公开(公告)号：CN110875206A

公开(公告)日：2020-03-10

申请号：CN201910782807.8

申请日：2019-08-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  林柏尧 ,  陈硕懋 ,  许峯诚 ,  林嘉祥

IPC: H01L21/56 ,  H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 本公开涉及封装结构形成方法。一种封装结构包括形成在基板上的第一再分布结构，并且第一再分布结构包括第一导电线、第二导电线以及在第一导电线与第二导电线之间的第一重叠导电线。第一导电线具有第一宽度，与第一导电线平行的第二导电线具有第二宽度，并且第一重叠导电线具有大于第一宽度和第二宽度的第三宽度。封装结构包括形成在第一再分布结构上方的第一封装单元，第一封装单元包括第一半导体裸片和第一裸片堆叠，并且第一半导体裸片具有与第一裸片堆叠不同的功能。

公开(公告)号：CN109216203A

公开(公告)日：2019-01-15

申请号：CN201711210160.9

申请日：2017-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  陈硕懋 ,  许峯诚

IPC: H01L21/48 ,  H01L21/768

Abstract: 提供芯片封装结构的制造方法，此方法包含在载体基底上方形成第一介电层，第一介电层是连续的介电层且具有开口。此方法包含在第一介电层上方和在开口中形成第一布线层，第一介电层和第一布线层一起形成重分布结构，且重分布结构具有第一表面和第二表面。此方法包含在第一表面上方设置第一芯片和第一导电凸块，在第一表面上方形成第一模制层，以及移除载体基底。此方法还包含在第二表面上方设置第二芯片和第二导电凸块，以及在第二表面上方形成第二模制层。

公开(公告)号：CN107799499A

公开(公告)日：2018-03-13

申请号：CN201710664209.1

申请日：2017-08-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  许峰诚 ,  陈硕懋

IPC: H01L23/498 ,  H01L23/31 ,  H01L21/56

CPC classification number: H01L25/0652 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3114 ,  H01L23/3128 ,  H01L24/02 ,  H01L24/17 ,  H01L25/50 ,  H01L2221/68345 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17104 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73259 ,  H01L2224/73265 ,  H01L2224/81005 ,  H01L2224/83005 ,  H01L2224/92224 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2225/06582 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L23/49811 ,  H01L23/3121

Abstract: 本揭露实施例揭露一种半导体封装结构及其制造方法。其中该半导体封装结构包含重布层RDL、第一芯片、至少一个第二芯片、囊封物及第三芯片。所述重布层具有彼此对置的第一表面及第二表面。所述第一芯片位于所述重布层的所述第一表面上方且电连接到所述重布层。所述第二芯片位于所述重布层的所述第一表面上方。所述第二芯片包含多个通孔结构。所述囊封物位于所述重布层的所述第一表面上方，其中所述囊封物包围所述第一芯片及所述第二芯片。所述第三芯片位于所述囊封物上方且透过所述第二芯片的所述通孔结构及所述重布层电连接到所述第一芯片。

公开(公告)号：CN105023828A

公开(公告)日：2015-11-04

申请号：CN201510160249.3

申请日：2015-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈焕能 ,  金俊德 ,  陈硕懋 ,  周淳朴

IPC: H01L21/02 ,  H01L23/64

Abstract: 本发明提供一种半导体布置及其形成方法。半导体布置包括包围第一传输线的第一介电层和包围第一介电层的磁性层。磁性层增大了传输线的电感。相比于不具有磁性层的半导体布置，具有包围第一传输线的磁性层半导体布置具有增大的阻抗，从而提升了流经传输线的电流，而没有增大电阻。增大的电阻需要增大的功率，从而导致半导体布置寿命短于没有增大的电阻的半导体布置。

公开(公告)号：CN103426858A

公开(公告)日：2013-12-04

申请号：CN201210424567.2

申请日：2012-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  叶德强 ,  叶炅翰

IPC: H01L23/522 ,  H01L23/31

CPC classification number: H01L23/49822 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/19 ,  H01L2224/02233 ,  H01L2224/02331 ,  H01L2224/02381 ,  H01L2224/03 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05026 ,  H01L2224/05099 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05552 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06515 ,  H01L2224/12105 ,  H01L2224/13005 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/96 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19103 ,  H01L2924/206 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/11 ,  H01L2924/01047 ,  H01L2924/00

Abstract: 一种封装件包括在该封装件的第一区中形成的芯片和在邻近第一区的该封装件的第二区中形成的模塑料。在芯片和模塑料上形成第一聚合物层，在第一聚合物层上形成第二聚合物层，在第一和第二聚合物层之间形成多个互连结构。在第二聚合物层上形成金属绝缘体金属(MIM)电容器并将其电连接至多个互连结构的至少一个。在多个互连结构的至少一个的上方形成金属凸块并将其电连接至多个互连结构的至少一个。本发明提供具有金属绝缘体金属电容器的封装件及其制造方法。

公开(公告)号：CN101582457A

公开(公告)日：2009-11-18

申请号：CN200810212852.1

申请日：2008-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋

IPC: H01L29/872 ,  H01L27/06

CPC classification number: H01L29/7391 ,  H01L27/0814 ,  H01L27/095 ,  H01L29/1604 ,  H01L29/161 ,  H01L29/20 ,  H01L29/47 ,  H01L29/4916 ,  H01L29/4925 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66143 ,  H01L29/66356 ,  H01L29/872

Abstract: 本发明提供一种可消除漏电流并降低寄生电阻的半导体二极管。此半导体二极管包括一半导体基板，一半导体层设置于此半导体基板之上，其中此半导体层包括一第一杂质及一具有肖特基区的第一阱；以及一多晶硅元件设置于此半导体层上并邻接此具有肖特基区的第一阱。本发明另提供一种半导体二极管阵列，包括多个半导体二极管。通过本发明的半导体二极管可改善肖特基势垒界面，减少漏电流，并降低寄生电阻。