公开(公告)号：CN108418471A

公开(公告)日：2018-08-17

申请号：CN201810263391.4

申请日：2018-03-28

Applicant: 中国科学院微电子研究所

Inventor： 王盛凯 ,  姚沛林

IPC: H02N2/18 ,  H02N1/00 ,  H02K35/00

Abstract: 本发明公开了一种纳米发电机倍频输出结构及供能器件，其中，纳米发电机倍频输出结构，包括：振动弦结构，包含：振动弦，具有一平衡位置，在外力的作用下偏离平衡位置发生振动，该振动使得该振动弦最终回到平衡位置；纳米发电机，与振动弦相连接，在振动弦偏离平衡位置发生振动时也随着一起振动，并且该振动作为纳米发电机的驱动，纳米发电机在该驱动的作用下实现电能输出；以及配重，固定于振动弦上，保持纳米发电机在振动过程中的平衡。该纳米发电机倍频输出结构提高了纳米发电机的功率和能量转化效率，实现对外界低频、不规则运动的利用；由纳米发电机倍频输出结构构成的供能器件在清洁能源领域具有广泛的应用前景和实用价值。

公开(公告)号：CN105097901B

公开(公告)日：2018-05-08

申请号：CN201510418996.2

申请日：2015-07-16

Applicant: 中国科学院微电子研究所

Inventor： 王盛凯 ,  刘洪刚 ,  孙兵 ,  常虎东

IPC: H01L29/51 ,  H01L21/28 ,  H01L21/285

Abstract: 本发明公开了一种应用于III‑V族衬底的复合栅介质层及其制作方法，该复合栅介质层包括：形成于III‑V族衬底之上的AlxY2‑xO3界面钝化层；以及形成于该AlxY2‑xO3界面钝化层之上的高介电绝缘层；其中1.2≤x≤1.9。该复合栅介质层通过调整AlxY2‑xO3界面钝化层的Al/Y比例，改变了AlxY2‑xO3界面钝化层中的平均原子配位数，降低了III‑V族衬底界面态密度和边界陷阱密度，增加了MOS沟道迁移率；通过AlxY2‑xO3界面钝化层与高介电绝缘层的配合，减小了栅漏电流，并提升了介质层的耐压能力，提高了III‑V族衬底MOS电容的质量和增强了其可靠性。

公开(公告)号：CN106531622A

公开(公告)日：2017-03-22

申请号：CN201611247710.X

申请日：2016-12-29

Applicant: 中国科学院微电子研究所

Inventor： 苏玉玉 ,  孙兵 ,  刘洪刚 ,  王盛凯

IPC: H01L21/28 ,  H01L21/04

CPC classification number: H01L21/28158 ,  H01L21/04

Abstract: 本发明公开了一种砷化镓基MOSFET栅介质的制备方法，包括如下步骤：步骤1：清洗砷化镓衬底表面；步骤2：在清洗完成后的所述砷化镓衬底表面沉积阻挡层；步骤3：利用直接离化的氧等离子体或间接离化的氧等离子体处理步骤2获得的衬底表面，氧等离子扩散进入到所述阻挡层和砷化镓界面处，从而氧化砷化镓表面，在所述阻挡层与所述砷化镓衬底界面形成一薄层五氧化二砷和三氧化二镓的混合物层；步骤4：在氧等离子体氧化后的砷化镓衬底表面沉积高介电常数的栅氧化物层。本发明的制备方法能够在砷化镓表面形成热稳定高、界面态密度小、等效氧化层厚度薄的栅介质，从而提高砷化镓沟道MOSFET器件的电学特性。

公开(公告)号：CN106330109A

公开(公告)日：2017-01-11

申请号：CN201610793670.2

申请日：2016-08-31

Applicant: 中国科学院微电子研究所

Inventor： 刘洪刚 ,  夏庆贞 ,  常虎东 ,  孙兵 ,  王盛凯

IPC: H03F1/32 ,  H03F3/21

CPC classification number: H03F1/3205 ,  H03F3/211

Abstract: 本发明提供一种共源共栅放大电路及功率放大器。所述共源共栅放大电路包括晶体管M1和晶体管M2，M1和M2均为GaAs-MOSHEMT，所述M1的源极接地，所述M1的栅极作为所述共源共栅放大电路的信号输入端Vin，所述M1的栅极通过扼流电感L1连接负电压源VSS1，所述M1的漏极通过扼流电感L4连接正电压源VDD1，所述M1的漏极通过隔直电容C2连接所述M2的源极，所述M2的源极通过扼流电感L5接地，所述M2的栅极通过扼流电感L2连接负电压源VSS1，所述M2的栅极通过栅极电容C1接地，所述M2的漏极作为放大电路的信号输出端Vout，所述M2的漏极通过扼流电感L3连接正电压源VDD2。本发明的技术方案无需引入额外的升压模块，从而在保证较好的功率放大性能的前提下，降低了设计的复杂度。

公开(公告)号：CN106328522A

公开(公告)日：2017-01-11

申请号：CN201610817646.8

申请日：2016-09-12

Applicant: 中国科学院微电子研究所

Inventor： 刘洪刚 ,  李跃 ,  王盛凯 ,  龚著靖 ,  常虎东 ,  孙兵

IPC: H01L21/335 ,  H01L21/285 ,  H01L29/778

CPC classification number: H01L29/66462 ,  H01L21/285 ,  H01L21/28575 ,  H01L29/7789

Abstract: 本发明公开了一种类Fin结构III-V族半导体场效应晶体管。所述晶体管主要包括衬底、氧化层、缓冲层，其中氧化层生长于衬底上并刻蚀有凹槽，缓冲层形成于刻蚀凹槽中且表面凸出于凹槽。本发明公开的类Fin结构III-V族半导体场效应晶体管不仅能够实现低的界面态密度，提高沟道迁移率，降低沟道中载流子的散射，而且能够有效抑制器件的短沟道效应和DIBL效应，在高速、低功耗和高迁移率上，满足了CMOS技术的应用需求。

公开(公告)号：CN103578934B

公开(公告)日：2016-12-07

申请号：CN201210258454.X

申请日：2012-07-24

Applicant: 中国科学院微电子研究所

Inventor： 王盛凯 ,  刘洪刚 ,  孙兵 ,  赵威 ,  薛百清

IPC: H01L21/20 ,  H01L21/762

Abstract: 本发明公开了一种硅基绝缘体上锗衬底结构及其制备方法，属于半导体集成技术领域。所述锗衬底结构包括硅衬底、结晶氧化铍层和结晶锗层。所述方法通过在单晶硅衬底表面上沉积结晶金属铍层，通过氧化的方法，形成适于锗层外延的结晶氧化铍层,进而在该结晶氧化铍层表面外延形成单晶锗层。本发明提供的硅基绝缘体上锗衬底结构及其制备方法，具有可大面积生长、散热性能好、衬底绝缘性能好、以及制备成本低等优点。

公开(公告)号：CN106098689A

公开(公告)日：2016-11-09

申请号：CN201610402612.2

申请日：2016-06-08

Applicant: 中国科学院微电子研究所

Inventor： 孙兵 ,  刘洪刚 ,  王盛凯 ,  常虎东 ,  龚著靖

IPC: H01L27/092 ,  H01L29/10 ,  H01L29/161 ,  H01L29/201 ,  H01L23/538

CPC classification number: H01L27/0922 ,  H01L23/5386 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/201

Abstract: 本发明属于半导体集成技术领域，具体提供一种三维集成CMOS集成单元，该三维集成CMOS集成单元采用单芯片三维集成的方式将高电子迁移率的铟镓砷沟道NMOSFET和高空穴迁移率的应变硅锗沟道PMOSFET三维集成在单晶硅衬底上，铟镓砷沟道NMOSFET和应变硅锗沟道PMOSFET的通孔互连技术可以与源漏接触的通孔互连技术工艺相同。本发明能够有效避免常规通孔硅(TSV)技术晶圆级封装技术引入的对准误差，提高CMOS集成技术的集成度，减小不同沟道器件间互连引线延迟，具有取代传统硅基CMOS器件的潜力，在后摩尔时代具有实际的应用价值。

公开(公告)号：CN103700582B

公开(公告)日：2016-08-17

申请号：CN201310741585.8

申请日：2013-12-27

Applicant: 中国科学院微电子研究所

Inventor： 王盛凯 ,  刘洪刚 ,  孙兵 ,  常虎东 ,  赵威

IPC: H01L21/28 ,  H01L21/336

Abstract: 本发明公开了一种锗纳米线叠层结构的制作方法，该方法包括：在单晶衬底表面交替外延单晶锗硅层与锗层；对锗硅层与锗层进行光刻和刻蚀，获得锗硅线条／锗线条的周期结构；在纯氧气氛下对锗硅线条／锗线条的周期结构进行氧化，将锗硅层中的硅组分被选择性氧化为二氧化硅，同时使锗硅层中的锗组分析出到锗层中；利用氢氟酸进行选择性刻蚀，将二氧化硅溶解，获得锗纳米线叠层结构。本发明提供的锗纳米线结构的制作方法，具有可大面积生长、工艺简便、纳米线直径可控以及制备成本低等优点。

公开(公告)号：CN104733285A

公开(公告)日：2015-06-24

申请号：CN201310721825.8

申请日：2013-12-24

Applicant: 中国科学院微电子研究所

Inventor： 孙兵 ,  刘洪刚 ,  赵威 ,  王盛凯 ,  常虎东

IPC: H01L21/02

CPC classification number: H01L21/225 ,  H01L21/02554 ,  H01L21/0262 ,  H01L21/22

Abstract: 本发明公开了一种在半导体衬底表面制备锌掺杂超浅结的方法，属于半导体集成技术领域，该方法是将由原子层沉积得到的氧化锌中的锌进行扩散的方式在半导体衬底表面制备锌掺杂的超浅结，该方法包括：清洗半导体衬底表面；在原子层沉积系统中利用原子层沉积的方法在所述半导体衬底上沉积氧化锌层；在所述氧化锌层上沉积帽层；高温退火将所述氧化锌层中的锌原子扩散到半导体衬底表面；去除帽层和残余的氧化锌层。本发明可应用于平面、非平面半导体器件的超浅结的制备，在小尺寸半导体器件掺杂方面具有结深可控、半导体衬底晶格损伤小的优点。

公开(公告)号：CN102938371A

公开(公告)日：2013-02-20

申请号：CN201210495667.4

申请日：2012-11-28

Applicant: 中国科学院微电子研究所

Inventor： 刘洪刚 ,  韩乐 ,  薛百清 ,  孙兵 ,  王盛凯

IPC: H01L21/225 ,  H01L21/336

Abstract: 本发明公开了一种在p型Ge衬底制备n+/p型超浅结的方法，包括：去除p型Ge衬底表面的自然氧化层，以形成激活的Ge表面；对激活的Ge表面进行硫钝化处理，利用Ge表面化学吸附作用构成Ge表面的硫吸附层；在Ge衬底上低温外延或者生长帽层；采用快速退火工艺将硫吸附层中的硫原子扩散进Ge衬底内；腐蚀掉帽层从而得到硫掺杂的n+/p型超浅结。利用本发明，能够实现在Ge衬底上的n+/p型超浅结，且工艺设备较为简单，耗费较小，易于进行大规模操作，解决了在Ge衬底结构上实现纳米尺度的浅掺杂，并满足了不同掺杂分布的要求。