公开(公告)号：CN100452393C

公开(公告)日：2009-01-14

申请号：CN200610074082.X

申请日：2006-04-04

Applicant: 尔必达存储器株式会社

Inventor： 柴本正训 ,  久野奈柄

IPC: H01L25/03 ,  H01L23/367

CPC classification number: G11C5/00 ,  G11C5/143 ,  H01L23/367 ,  H01L25/105 ,  H01L2225/107 ,  H01L2225/1094 ,  H01L2924/0002 ,  H01L2924/15311 ,  H05K1/181 ,  H01L2924/00

Abstract: 在存储器模块中，排列多个半导体存储器插件并安装在模块基板上，并且将控制半导体插件配置在半导体存储器插件的排列的中央部、且安装在模块基板上。相对于半导体存储器插件的排列方向非热连接地设置有：与控制半导体插件热连接的控制半导体用散热器和与多个半导体存储器插件热连接的半导体存储器用散热器。

公开(公告)号：CN100442503C

公开(公告)日：2008-12-10

申请号：CN200410061540.7

申请日：2004-12-24

Applicant: 尔必达存储器株式会社

Inventor： 西尾洋二 ,  船场诚司

IPC: H01L25/065 ,  H01L25/07 ,  H01L27/108 ,  G06F13/00

CPC classification number: H01L23/66 ,  G06F1/184 ,  G06F1/185 ,  G06F1/186 ,  G11C5/025 ,  H01L21/6835 ,  H01L23/49822 ,  H01L23/49833 ,  H01L23/50 ,  H01L2221/6834 ,  H01L2221/68368 ,  H01L2224/16 ,  H01L2924/01004 ,  H01L2924/0102 ,  H01L2924/01068 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/3011 ,  H05K1/141 ,  H01L2924/00

Abstract: 通过使用内插器将包括若干层叠式DRAM芯片的COC DRAM安装在主板上。该内插器包括Si单元和PCB。该Si单元包括Si基板和绝缘层单元，该绝缘层中安装了配线。该PCB包括用于在该Si单元中的配线的参考面。在芯片组和该COC DRAM之间的配线布局对每一种信号是相同的。因此，提供了一种使得高速操作、低功耗和大容量成为可能的存储系统。

公开(公告)号：CN101304252A

公开(公告)日：2008-11-12

申请号：CN200810093012.8

申请日：2005-03-24

Applicant: 尔必达存储器株式会社

Inventor： 永田恭一

IPC: H03K19/0185

CPC classification number: H03K19/018521 ,  H03K19/0013

Abstract: 独立的控制信号被传输到驱动器控制单元和输出晶体管的每一个，以便防止驱动器控制单元和输出晶体管在同时工作并且减小直通电流。因为晶体管比率可以被容易地选择，因此增加了设计灵活性程度，并取得速度方面的改善。

公开(公告)号：CN100407109C

公开(公告)日：2008-07-30

申请号：CN200310100739.1

申请日：2003-10-08

Applicant: 尔必达存储器株式会社

Inventor： 吉田博康 ,  大石贯时

IPC: G06F3/00 ,  G06F13/42

CPC classification number: G11C7/02 ,  G11C7/1006

Abstract: 本发明公开了一种数据转换电路和应用该电路的半导体装置，其中，数据比较装置(21、22、…2P)、多数判断装置(31、32、…3P)、转换标志生成装置(41、42、…4P)、以及数据转换装置(51、52、…5P)各有P个，使它们分别在一个周期内并行动作。进而，生成转换标志40k，该转换标志40k表示是否转换并行数据(101、102、…10P)并将其输出；从转换标志生成装置(41、42、…4P)的输出和该周期的前一个转换标志生成装置(4P)的输出计算出转换标志(401、402、…40P)。利用本发明，可以减少输出的转换信号数，实现数据转换功能，使定时设计变得容易。

公开(公告)号：CN100405503C

公开(公告)日：2008-07-23

申请号：CN200410031974.2

申请日：2004-03-31

Applicant: 尔必达存储器株式会社

Inventor： 藤间志郎

IPC: G11C29/00

CPC classification number: G11C17/18 ,  G11C29/785

Abstract: 一种冗余控制电路包括：多个程序单元(100)和电压控制部分(101，105，106，107)。在多个程序单元(100)中，通过由于施加电压(SVT)造成介质击穿来对表示缺陷位置的缺陷地址(XAD)进行编程。电压控制部分(101，105，106，107)同时施加电压(SVT)给多个目标程序单元(100)中的一部分。多个目标程序单元(100)是对应于缺陷地址(XAD)而要被介质击穿的多个程序单元(100)的一部分。

公开(公告)号：CN100364067C

公开(公告)日：2008-01-23

申请号：CN200410031392.4

申请日：2004-03-26

Applicant: 尔必达存储器株式会社

Inventor： 小柳贤一 ,  佐久间浩

IPC: H01L21/316

CPC classification number: H01L21/02271 ,  C23C16/405 ,  C23C16/45525 ,  H01L21/02175 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/3141 ,  H01L21/31637 ,  H01L27/10852 ,  H01L28/84 ,  H01L28/90

Abstract: 一种形成电容绝缘膜的方法，包括的步骤是：通过供给包括金属而不含氧的金属源，在底膜上沉积由金属构成的单原子膜，采用CVD技术沉积包含所述金属的金属氧化膜。这种方法能够高生产量地提供具有更好的膜特性的金属氧化膜。

公开(公告)号：CN100362742C

公开(公告)日：2008-01-16

申请号：CN200410055689.4

申请日：2004-08-02

Applicant: 尔必达存储器株式会社

Inventor： 高井康浩 ,  小林胜太郎

IPC: H03K5/13 ,  G11C11/407 ,  G06F1/10

CPC classification number: H03K5/133 ,  H03K5/135 ,  H03K2005/00058 ,  H03K2005/00241 ,  H03K2005/00247 ,  H03K2005/00273 ,  H03L7/0814 ,  H03L7/087

Abstract: 本发明提供一种延迟电路，实现DLL的低波动、小面积化。具有：具有多级延迟单元(101～110)的第1延迟电路串；具有多级延迟单元(111～121)的第2延迟电路串；以及，与第1延迟电路串的各级对应而设，根据分别输入的控制信号，对第1延迟单元的输出向第2延迟电路串对应的级的传送进行控制的多个传送电路(131～141)。内含逻辑回路是：第1延迟电路串的各级的延迟单元(101～110)将输入信号反相输出，第2延迟电路串的各级的延迟单元输入与该延迟单元对应的上述传送电路的输出和该延迟单元的前级延迟单元的输出，把输出信号输出到后级。通过对输入的信号的上升沿和下降沿的传输通路独立地进行选择，使占空比可变。

公开(公告)号：CN100339963C

公开(公告)日：2007-09-26

申请号：CN200510005890.6

申请日：2005-01-27

Applicant: 尔必达存储器株式会社

Inventor： 小此木坚祐 ,  大汤静宪

IPC: H01L21/336 ,  H01L21/265

CPC classification number: H01L27/10873 ,  H01L21/2253 ,  H01L21/2652 ,  H01L21/28061 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L27/10811 ,  H01L29/6656 ,  H01L29/6659

Abstract: 一种制造半导体器件中的MOS晶体管的方法，包括下述步骤：通过利用多步骤注入和相关的多步骤热处理将掺杂剂注入到沟道层或源极/漏极区中，其中所述多步骤注入包括多个注入步骤，每个注入步骤以低于1×1013/cm2的剂量注入掺杂剂，多步骤注入的总剂量的范围在1×1013/cm2与3×1013/cm2之间。

公开(公告)号：CN101009285A

公开(公告)日：2007-08-01

申请号：CN200710004402.9

申请日：2007-01-18

Applicant: 尔必达存储器株式会社

Inventor： 斋野敢太

IPC: H01L27/108 ,  H01L23/525

CPC classification number: H01L23/5252 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，包含半导体衬底，MOS晶体管和反熔丝元件。所述MOS晶体管形成在所述半导体衬底上并包含沟道区和栅电极。所述沟道区具有预定导电类型。所述反熔丝元件形成在所述半导体衬底上并包含预定区和反熔丝电极。所述预定区具有预定导电类型并通过所述沟道区形成工艺形成。所述反熔丝电极通过所述栅电极形成工艺形成。优选地，所述反熔丝元件也是预定导电类型。

公开(公告)号：CN1996490A

公开(公告)日：2007-07-11

申请号：CN200610142480.0

申请日：2006-10-26

Applicant: 尔必达存储器株式会社

Inventor： 黑木浩二

IPC: G11C11/4096 ,  G11C11/4076

CPC classification number: G06F1/06

Abstract: 一种在高频动作中也能确保防止前周期的信息误取入的余量或内部时钟信号的脉冲宽度变窄的余量，实现稳定动作的同步型半导体装置。它具备：根据对由输入缓冲器输入了的时钟信号(PCLK)进行分频而相位不相同的第1、第2分频时钟信号，产生给定的相位差的第1、第2内部时钟信号的时钟生成电路(100，102，103)；输入芯片选择信号，使其与所述时钟信号同步而将其取入的第1输入电路控制部(104)；使第1输入电路控制部的输出与所述第1、第2内部时钟信号CLK－0、CLK－180同步而将其取入的第2、第3输入电路控制部(105，106)；以及把第1及第2输入电路控制部的输出的逻辑运算结果和所述第1及第3输入电路控制部的输出的逻辑运算结果作为输入使能信号来分别接受，基于输入使能信号的使能指示，使其与所述第1、第2内部时钟信号同步而取入来自外部的输入信号的第1及第2输入电路(111，112)。