公开(公告)号：CN114613400A

公开(公告)日：2022-06-10

申请号：CN202210227460.2

申请日：2022-03-08

Applicant: 北京航空航天大学 ,  北京微电子技术研究所

Inventor： 王碧 ,  王旻 ,  王昭昊 ,  赵巍胜 ,  赵元富 ,  王亮 ,  陈雷

IPC: G11C11/16

Abstract: 本发明提供了一种抗辐射磁性存储单元、存储器及设备，所述单元包括第一开关元件、第一隔离单元、第二开关元件、第二隔离单元和磁性存储器；所述磁性存储器包括自旋轨道矩层及设于所述自旋轨道矩层上的磁隧道结；所述第一开关元件与所述自旋轨道矩层的写入信号输入端和存储阵列位线分别连接，所述第一隔离单元与所述自旋轨道矩层的写入信号输出端和存储阵列源线分别连接；所述第二开关元件的一端通过所述第二隔离单元与所述磁隧道结的顶端连接，另一端与所述存储阵列位线连接，所述第二隔离单元为导通状态，本发明可提高磁性存储器件的抗辐射性能和可靠性。

公开(公告)号：CN111487472A

公开(公告)日：2020-08-04

申请号：CN202010247272.7

申请日：2020-03-31

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 李同德 ,  赵元富 ,  陈雷 ,  王亮 ,  李建成 ,  孙永姝

IPC: G01R29/02 ,  G01R1/30

Abstract: 本发明公开了一种测量单粒子瞬态脉冲宽度的电路结构，包括控制电路、衰减单元、延迟单元、驱动Buffer、计数电路。所述的控制电路用于单粒子瞬态脉冲到来后控制此脉冲传输到由此电路和衰减单元、延迟单元、驱动buffer构成的循环结构中。所述的衰减单元用于减小脉冲宽度，延迟单元用于使循环结构的延时宽度大于脉冲宽度。计数电路利用寄存器和加法器实现对脉冲在循环结构中循环的次数的计数，寄存器的时钟信号由脉冲提供不需额外提供，单粒子瞬态脉冲宽度的测量结果是每次循环衰减的量乘以循环的次数。本发明实现的电路结构，可测范围大，测量精度高。

公开(公告)号：CN107085178B

公开(公告)日：2020-01-14

申请号：CN201710104221.7

申请日：2017-02-24

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 赵元富 ,  于春青 ,  蔡一茂 ,  范隆 ,  郑宏超 ,  陈茂鑫 ,  岳素格 ,  王亮 ,  李建成 ,  王煌伟 ,  杜守刚 ,  李哲 ,  毕潇 ,  姜柯 ,  赵旭 ,  穆里隆 ,  关龙舟 ,  李继华 ,  简贵胄 ,  初飞 ,  喻贤坤 ,  庄伟 ,  刘亚丽 ,  祝长民 ,  王思聪 ,  李月

IPC: G01R31/311 ,  G01J11/00

Abstract: 一种获取器件功能模块单粒子本征错误截面的方法，首先对器件功能模块进行划分，然后直接利用脉冲激光试验获取结构规则功能模块的本征错误截面，编制测试程序，获取每种测试程序下器件的应用错误截面以及各个功能模块的占空因子，根据各种测试程序下器件的应用错误截面公式进行方程组联立求解，得到各个结构不规则功能模块的本征错误截面。本发明方法能够获取集成电路中所有功能模块的本征错误截面，以直观反应每个功能模块的单粒子敏感性。

公开(公告)号：CN106712765A

公开(公告)日：2017-05-24

申请号：CN201611029545.0

申请日：2016-11-14

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 韩旭鹏 ,  王亮 ,  岳素格 ,  孙永姝 ,  李东强 ,  王丹 ,  吕曼

IPC: H03K19/0185

CPC classification number: H03K19/018521

Abstract: 本发明涉及一种基于CMOS工艺的PECL发送器接口电路。该接口电路主要由两个互补的输出支路构成，每个支路含有一个开关管控制的电流漏和一个常通电流漏，两个支路共用一个偏置电路。所述常通电流漏用于产生输出低电平电流；所述开关电流漏与常通电流漏一起产生输出高电平电流；所述偏置电路用于与开关控制电流漏和常通电流漏形成电流镜结构，提供其所需电流。本发明能够能准确产生符合PECL电平标准的输出高低电平，具有结构简单、实现方便、与主流CMOS工艺兼容等优点。

公开(公告)号：CN103888099B

公开(公告)日：2016-07-06

申请号：CN201310577100.6

申请日：2013-11-18

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 赵馨远 ,  王亮 ,  王丹 ,  岳素格 ,  孙永姝 ,  李东强

IPC: H03H11/04

Abstract: 本发明涉及一种抗单粒子瞬态冗余滤波器电路，由延迟单元、双输入反相器和冗余单元组成，其中延迟单元采用反相器链或电阻电容等结构，实现对输入信号的延迟；双输入反相器单元可根据输入两路信号的异同性做出相应输出；冗余单元有两种不同的实现方式，第一种为反相器结构，其输入为延迟单元输出；第二种为与主路相同的电路结构，其输入为输入信号以及延迟单元的输出，提供不受主路干扰的冗余信号；本发明冗余滤波器电路可以彻底消除发生于输入信号上的脉冲宽度小于缓冲器内部设定的延迟时间的单粒子瞬态脉冲以及发生于冗余滤波器内部的单粒子脉冲瞬态脉冲，有效的保护例如时钟、复位、数据等关键信号，具有良好的单粒子瞬态免疫功能，以较小的电路开销实现抑制单粒子瞬态脉冲产生和传播。

公开(公告)号：CN105574270A

公开(公告)日：2016-05-11

申请号：CN201510945564.7

申请日：2015-12-16

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 王丹 ,  李东强 ,  赵元富 ,  岳素格 ,  王亮 ,  孙永姝

IPC: G06F17/50

CPC classification number: G06F17/5072

Abstract: 本发明公开了一种抗单粒子加固电路单元布局布线方法，首先按照单粒子敏感节点的分离要求，对抗单粒子加固电路进行原理图模块拆分，对各个底层原理图模块进行版图设计，然后在保证敏感节点之间分离距离满足抗单粒子加固要求的前提下进行布局，单元布局完成之后基于敏感节点分离的布局版图和通过检查的各模块的连线关系进行版图布线，经版图设计规则验证、版图与原理图一致性验证后，完成抗单粒子加固电路单元的布局布线。本发明解决了抗单粒子加固电路在版图实现过程中的困难，提高了抗单粒子加固单元电路版图设计的可靠性和效率。

公开(公告)号：CN119298901A

公开(公告)日：2025-01-10

申请号：CN202411211963.6

申请日：2024-08-30

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 朱永钦 ,  白炀 ,  李同德 ,  张彦龙 ,  王亮 ,  杜芊

IPC: H03K19/094 ,  H03K19/20 ,  H03K19/003

Abstract: 本发明公开了一种更少敏感节点的抗单粒子翻转锁存器电路结构，包括：时钟滤波电路、延时滤波电路、锁存电路和堆叠反相器电路。时钟滤波电路用于过滤时钟端的单粒子瞬态脉冲并向所述的锁存电路提供时钟信号。延时滤波电路用于过滤数据端单粒子瞬态脉冲并向所述的锁存电路提供输入信号。锁存电路用于实现数据传输与锁存，并维持锁存状态下单粒子辐射后输出信号正确状态与电平纠正。堆叠反相器电路用于提供反相信号。设计的锁存器电路可实现单粒子瞬态加固与单粒子瞬态脉冲过滤，电路敏感节点少，加固效果好且简单易实现。

公开(公告)号：CN119210404A

公开(公告)日：2024-12-27

申请号：CN202411202455.1

申请日：2024-08-29

Applicant: 北京微电子技术研究所 ,  北京时代民芯科技有限公司

Inventor： 张彦龙 ,  王亚坤 ,  李同德 ,  王亮 ,  朱永钦 ,  吕曼

IPC: H03K3/013 ,  H03K3/356 ,  H03K19/003

Abstract: 本发明公开了一种自恢复的抗单粒子多位翻转锁存器电路结构，包括：时钟控制反相器电路、锁存单元、SEU监控单元、输出控制单元和反相器电路。第一时钟控制反相器电路的输出端接第一锁存单元的输入端和SEU监控单元的输入端；第二时钟控制反相器电路的输出端接第一锁存单元的输入端和SEU监控单元的输入端；第一锁存单元的输出端接SEU监控单元的输入端和输出控制单元的输入端；第三时钟控制反相器电路和第四时钟控制反相器电路的输出端分别接第二锁存单元的两个输入端；第二锁存单元的输出端接输出控制单元的输入端；SEU监控单元的输出端接输出控制单元的输入端。本发明具有良好的单粒子加固能力，可实现抗单粒子多位翻转加固。

公开(公告)号：CN119067053A

公开(公告)日：2024-12-03

申请号：CN202411293616.2

申请日：2024-09-14

Applicant: 北京卓芯半导体科技有限公司 ,  北京微电子技术研究所

Inventor： 王传政 ,  马文哲 ,  王亮 ,  彭惠薪

IPC: G06F30/392 ,  G06F119/08 ,  G06F113/18

Abstract: 本发明公开了一种基于热分析的电路设计规则检查的方法。本发明将温度层和电路层放在一个版图中，便于直接进行关于热的DRC检查。本发明包括如下步骤：步骤1、确认热模拟工具的输入，得出热分布数据；步骤2、设计基于热分析的电路规则的，将温度、温度变化率、分差信息转化为温度层，将温度层和电路层一起保存在一个布局识别的文件，便于直接进行关于热的DRC检查。本发明不仅在布局阶段提出了一种对电路版图进行温度相关检查的方法，同时将该方法和传统的DRC流程融合在一起，设计人员能够迅速上手，同时也没有增加额外的检查流程。

公开(公告)号：CN113868043B

公开(公告)日：2024-11-29

申请号：CN202111015116.9

申请日：2021-08-31

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 于春青 ,  赵元富 ,  陈雷 ,  宋立国 ,  李同德 ,  王亮 ,  郑宏超 ,  岳素格 ,  彭惠薪 ,  朱永钦

IPC: G06F11/22 ,  G06F11/26

Abstract: 本发明公开了一种动态可重构芯片的单粒子功能错误测试方法，针对不同功能模块编写对应的测试程序，并按照设计的测试方案进行辐射试验，得到不同测试程序下单粒子功能错误截面联立解得各个独立功能模块的单粒子功能错误截面，为动态可重构芯片的单粒子辐射性能评估提供参考，为动态可重构芯片的抗辐射加固设计提供方向，本发明还公开了一种动态可重构芯片的单粒子功能错误测试系统，包括程控电源模块、上位机控制中心模块和控制区模块，为动态可重构芯片的单粒子功能错误测试方法的实现提供了稳定的测试环境。