-
公开(公告)号：CN119271172A
公开(公告)日：2025-01-07
申请号：CN202411785251.5
申请日：2024-12-06
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种电荷域带符号乘法、多比特乘累加运算电路及其芯片。电荷域带符号乘法由8个PMOS管P1~P8、13个NMOS管N1~N13，以及电容C构成；其中，P1~P5以及N1~N7构成符号位运算单元，剩余元件构成数值位运算单元。电路将带符号数之间的乘法分为两个阶段，先在12T‑SRAM中进行符号位支架的乘法运算，结果输出到9T1C‑SRAM中，再进行数值位之间的乘法运算。电荷域带符号的多比特乘累加运算电路则以12T‑SRAM和9T1C‑SRAM为基本单元对SRAM电路上进行改进后得到。本发明解决了现有CIM电路难以实现输入和权重均为带符号数的乘法或Mac运算的问题。
-
公开(公告)号：CN119002859A
公开(公告)日：2024-11-22
申请号：CN202411116710.0
申请日：2024-08-15
Applicant: 安徽大学
Abstract: 本发明属于集成电路技术领域，具体涉及一种基于SRAM的浮点型乘累加快速运算电路及其芯片。该电路基于SRAM阵列及其外围电路设计，其中，SRAM阵列被按列划分为指数和阵列、权重指数阵列和权重尾数阵列。在划分后的SRAM阵列的基础上，浮点型乘累加快速运算电路还包括：指数输入模块、尾数输入模块、加法器阵列、最大值寻找模块、减法计数器、移位寄存器、加法器树和标准化模块。本发明采用全新的高带宽异步指数标准化和指令并行排序的尾数对齐浮点计算流程，可以在指数相加的同时并行查找出最大值，并将尾数对齐中的减法移位按时间周期查找的方式替换，进而在更低的时间、面积和功耗开销下实现浮点型数据的MAC存内计算。
-
公开(公告)号：CN118446268A
公开(公告)日：2024-08-06
申请号：CN202410904475.7
申请日：2024-07-08
Applicant: 安徽大学
IPC: G06N3/063 , G06N3/0495 , G11C11/413 , G11C5/06
Abstract: 本发明涉及集成电路技术领域，具体涉及基于6T‑SRAM的二值权重网络存内计算电路、模块。本发明提供了基于6T‑SRAM的二值权重网络存内计算电路，包括：存储部、关断控制部、存内计算部、全局位线部。本发明的存内计算电路相较于现有专利，采用了不同结构设计，一方面采用了MOS管数量更少的6T‑SRAM，另一方面对配套功能部的结构进行了重新设计，使得本发明的存内计算电路在整体功能不变的情况下减少了器件数量，从而降低了电路占用面积。本发明解决了现有专利提供的基于8T‑SRAM和电流镜的存内计算电路占用面积偏大的问题。
-
公开(公告)号：CN115565578B
公开(公告)日：2024-04-09
申请号：CN202211191120.5
申请日：2022-09-28
Applicant: 安徽大学
IPC: G11C11/413 , G11C8/08 , G11C7/12
Abstract: 本发明涉及集成电路设计领域，尤其涉及一种基于极性加固技术的抗辐射SRAM存储单元电路、芯片。本发明的基于极性加固技术的抗辐射SRAM存储单元电路采用NMOS晶体管N7、N8和PMOS晶体管P5、P6配合，并采用双字线WL1、WL2控制。本发明在保证单元抗SEU的情况下，相较于之前的RCPD‑14T单元，本单元在性能表现上存在部分提升，其中包括读延迟、读噪声容限。并且读噪声容限在0.8V‑1.2V工作电压中都有所提升，即本单元稳定性指标得到提升。
-
公开(公告)号：CN117608519B
公开(公告)日：2024-04-05
申请号：CN202410094858.2
申请日：2024-01-24
Applicant: 安徽大学 , 合肥市微电子研究院有限公司
IPC: G06F7/487
Abstract: 本发明属于静态随机存储器领域，具体涉及一种基于10T‑SRAM的带符号乘法与乘累加运算电路及其芯片。基本电路由8个NMOS管和2个PMOS管构成。P0、P1和N0~N3构成实现数据存储功能的基本单元；其余构成计算单元。其中，N4和N6的栅极连接在存储节点Q上，N4与N5的漏极相连；N6与N7的漏极相连；N4的源极与位线BL相连；N6的源极连接位线BLB。N5、N7的源极接VSS。N5的栅极连接正相输入字线；N5的栅极连接负相输入字线。本发明方案提供独立的数据读通道实现读写分离，能够防止传统6T‑SRAM开启多行而引起的读破坏问题，并且可以同时支持带符号数和无符号数间的多比特乘法和乘累加运算。
-
Patent Agency Ranking
公开(公告)号：CN117608519A
公开(公告)日：2024-02-27
申请号：CN202410094858.2
申请日：2024-01-24
Applicant: 安徽大学 , 合肥市微电子研究院有限公司
IPC: G06F7/487
Abstract: 本发明属于静态随机存储器领域，具体涉及一种基于10T‑SRAM的带符号乘法与乘累加运算电路及其芯片。基本电路由8个NMOS管和2个PMOS管构成。P0、P1和N0~N3构成实现数据存储功能的基本单元；其余构成计算单元。其中，N4和N6的栅极连接在存储节点Q上，N4与N5的漏极相连；N6与N7的漏极相连；N4的源极与位线BL相连；N6的源极连接位线BLB。N5、N7的源极接VSS。N5的栅极连接正相输入字线；N5的栅极连接负相输入字线。本发明方案提供独立的数据读通道实现读写分离，能够防止传统6T‑SRAM开启多行而引起的读破坏问题，并且可以同时支持带符号数和无符号数间的多比特乘法和乘累加运算。
-
公开(公告)号：CN117079688A
公开(公告)日：2023-11-17
申请号：CN202311175010.4
申请日：2023-09-12
Applicant: 安徽大学
IPC: G11C11/418 , G11C11/419 , G11C11/412 , G06F15/78 , G06F7/544
Abstract: 本发明属于集成电路技术领域，具体涉及一种电流域8TSRAM单元、一种动态自适应量化的存算电路、CIM电路及其芯片。其由2个PMOS管P1～P2，6个NMOS管N1～N6构成；其中，P1、P2、N1～N4构成经典的具有两个存储节点Q和QB的6T存储单元；N5的栅极和漏极与N6的源极相连；N5的源极接信号线NIN；N6的栅极接存储节点Q；N6的漏极接计算位线CBL；所述6T存储单元用于实现数据读写保持功能；N5和N6构成乘法运算部分。自适应乘累加电路中采用了8TSRAM单元，并配置了可以随运算结果自适应调整的采样电流生成电路和参考电流生成电路；以保证输出的表征运算结果的计算电流保持稳定。本发明解决了现有CIM电路方案的性能和能耗难以均衡的问题。
-
公开(公告)号：CN116434804B
公开(公告)日：2023-09-01
申请号：CN202310687758.6
申请日：2023-06-12
Applicant: 安徽大学
IPC: G11C11/419 , G11C16/10 , G11C16/26 , G06F11/14 , G11C7/10
Abstract: 本发明属于集成电路技术领域，具体涉及一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路。nvSRAM单元包括PMOS管P1~P4，NMOS管N1~N5，以及磁隧穿结MTJ1和MTJ2，其中，P1、P2、N1、N2、N4、N5构成6T单元，其余构成NVM。NVM中，MTJ1正向接存储节点Q，反向接N3和P3的源极；MTJ2正向接存储节点QB，反向接N3和P4的源极。P3和P4的漏极接小电源VDD2；P3和P4的栅极接第一控制信号；N3的栅极接第二控制信号。模式切换电路包括两个反向器，两个与门，一个或门。本发明解决了现有电路无法在可靠性、高速性能和低功耗等指标方面实现平衡的问题。
-
公开(公告)号：CN116469433A
公开(公告)日：2023-07-21
申请号：CN202310463317.8
申请日：2023-04-26
Applicant: 安徽大学
IPC: G11C11/417 , G11C7/18 , G11C8/14
Abstract: 本发明涉及动态随机存取存储技术领域，更具体的，涉及一种自回存10T‑SRAM单元、基于该种自回存10T‑SRAM单元构建的阵列结构、以及基于该种阵列结构构建的存内运算全阵列激活电路。本发明提供的自回存10T‑SRAM单元，通过复用电源端和地端，控制各个晶体管之间导通与关断相互配合，在单元内部进行充放电。不仅可以多种存内运算，还能实现自动回存运算结果，不需要额外的面积开销和功耗开销，应用场景更加广泛；并且两个操作符的输入相互独立，比传统结构更加灵活。
-
公开(公告)号：CN116247935A
公开(公告)日：2023-06-09
申请号：CN202310124529.3
申请日：2023-02-16
Applicant: 安徽大学
IPC: H02M3/158
Abstract: 本发明涉及电压变换器技术领域，更具体的，涉及一种多模式降压转换器、该种多模式降压转换器对电压进行转换的方法、以及基于该种多模式降压转换器设计的转换模块。本发明提出一种多模式降压转换器，仅集成9个开关、3个电容，保持了系统的高集成度。本发明的多模式降压转换器结合转换方法，使得本发明的多模式降压转换器在不改变输入输出端口的条件下，实现3:1倍率、2:1倍率和3:2倍率三种模式的高效率电压转换，以应对AIOT芯片在不同模式的电压转换比要求。
-
-
-
-
-
-
-
-
-
Search Results
102
records
(took 0.025 seconds)
