-
公开(公告)号：CN104346490A
公开(公告)日：2015-02-11
申请号：CN201310347294.0
申请日：2013-08-09
Applicant: 复旦大学
Abstract: 本发明属半导体光刻工艺可制造性设计领域，具体涉及一种三重曝光光刻工艺的版图图案分解方法。先采用矩形扩展的方法构建冲突图；然后随机产生三着色初始解，每轮优化分别依次固定一种颜色，对剩余二种颜色的冲突子图利用双重曝光图案分配方法进行双着色优化，重复迭代优化过程，直到当前最优解若干次未发生更新；最后反复调用上述步骤多次并从中挑选最优的三着色结果作为输出。本发明采用已有的双重曝光图案分配方法，采用多次计算选其最优的策略，寻找全局最优解，达到为三重曝光光刻工艺分配版图图案的目的。
-
公开(公告)号：CN103544332A
公开(公告)日：2014-01-29
申请号：CN201210246483.4
申请日：2012-07-16
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于半导体可制造性设计领域中针对铜互连哑元金属填充的技术，具体涉及一种考虑密度梯度约束的哑元综合优化求解方法。本发明方法在哑元综合过程中同时施加密度上下限约束和密度梯度约束，并且最小化哑元插入数量。本发明方法比较完整地考虑了哑元填充对化学机械抛光、光刻等工艺偏差的抑制作用。本发明方法基于覆盖线性规划、热点聚类分组及线性规划局部求解方法求解考虑梯度约束的哑元综合问题，将问题的时间复杂度降低为O(n2logn)，和已有方法相比较好地实现了计算精度和执行效率的折中，为大规模哑元综合问题的求解提供了可行方法。
-
公开(公告)号：CN101964003B
公开(公告)日：2012-09-05
申请号：CN200910055399.2
申请日：2009-07-24
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明涉及一种集成电路可靠性分析方法和装置，该分析方法建立了同时考虑NBTI效应和工艺参数扰动的单元电路延时老化随机分析基准模型，提出了缩放函数以及等效老化时间概念来快速从基准模型求解单元电路在实际工作环境下的延时统计分布，提出了一种电路的预裁剪过程，降低了可靠性分析的复杂度。本发明的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器。本发明同时考虑了工艺参数扰动、NBTI效应和电路工作环境对可靠性的影响，利用缩放函数、等效老化时间及预裁剪技术可以有效降低可靠性分析的复杂度，实现对超大规模集成电路考虑工艺偏差的可靠性的快速分析。
-
公开(公告)号：CN102270262A
公开(公告)日：2011-12-07
申请号：CN201110242192.3
申请日：2011-08-23
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路技术领域，具体为一种集成电路仿真模拟波形压缩和解压缩方法及装置。对于压缩方法，首先将输入的模拟波形数据流按照仿真时间的特性分割成时间片，对于每一个时间片内，划分出I帧和P帧，对I帧进行判断零值存储操作；对于P帧，与I帧求残差，然后进行量化，自适应算术编码，存储。解压过程与压缩过程相反。装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器；在程序存储单元中存储有压缩和解压缩程序。本发明对模拟波形进行压缩，可以有效的减少占用的存储空间，以很低的计算复杂度达到很高的压缩比。
-
公开(公告)号：CN101964004A
公开(公告)日：2011-02-02
申请号：CN200910055400.1
申请日：2009-07-24
Applicant: 复旦大学
Abstract: 本发明属集成电路技术领域，涉及一种应用于集成电路设计自动化中的多核并行最小代价流求解方法及装置。该方法基于非确定性事务模型来实现最小代价流的求解，易于算法设计和并行实现，并从理论上保证算法的正确性。该方法利用线程池及线程绑定技术降低线程创建释放以及线程调度的开销，提高并行的效率。本发明的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和多核处理器。本发明利用多核处理器技术来提升最小代价流求解的速度，用于包含任何数目处理器核的装置，具有很好的伸缩性。本发明可用于求解一大类集成电路设计自动化问题的多核并行实现。
-
Patent Agency Ranking
公开(公告)号：CN101901279A
公开(公告)日：2010-12-01
申请号：CN200910052330.4
申请日：2009-06-01
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明涉及一种集成电路电源地网络的分析方法和装置。该方法首先建立电源地网络的矩阵电路方程；然后利用非齐次Amoldi方法构造投影矩阵，对电源地网络的矩阵电路方程进行合同变换得到降阶系统；最后求解降阶系统的瞬态响应，得出分析结果。应用该方法的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器；在程序存储单元存储实现本发明分析方法的NHAR程序，电源地网络的电路特征数据通过NHAR程序进行分析。应用本发明对电源地网络进行分析，可以保证计算过程的数值稳定，以很低的计算复杂度达到很高计算精度，解决现有方法中存在的计算过程数值稳定和计算效率不能兼顾的问题。
-
公开(公告)号：CN1604092A
公开(公告)日：2005-04-06
申请号：CN200410067826.6
申请日：2004-11-04
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属电子技术领域，具体为一种基于二阶Arnoldi过程的单输入单输出RCS互连电路降阶方法，具体步骤包括：构造二阶系统、系统频移、系统线性化、利用二阶Arnoldi过程获得由电路中电压向量V的前n阶矩向量所构成的Krylov子空间的正交规范矩阵Q，最后，利用Q对二阶原系统进行正交投影和合同变换，得到n阶的降阶系统。本发明的特点是降阶系统可匹配原系统的前n阶矩，从而具有高的降阶精度，二阶Arnoldi过程保证了降阶算法的数值稳定性以及低的计算量和存贮量，同时基于正交投影和合同变换确保了降阶系统的无源性。
-
公开(公告)号：CN1558449A
公开(公告)日：2004-12-29
申请号：CN200410016239.4
申请日：2004-02-11
Applicant: 复旦大学
IPC: H01L27/04 , H01L21/822 , H03K19/177
Abstract: 本发明属电子电路设计技术领域，具体为一种可编程数模混合器件(FPMA)结构。它由可编程数字阵列、可编程模拟阵列、A/D以及D/A转换器、可编程数字和模拟I/O接口经电路连接组成。其中，数字阵列逻辑单元数为n×m个(2≤m，n≤100)，模拟阵列的可配置模拟单元为k个(4≤k≤50)；数模转换接口由放在每个可配置模拟单元内部的模数/数模转换器和方向选择器组成。本发明结构灵活通用，可满足自动控制、数据采集及实时控制等应用的需求。
-
公开(公告)号：CN1558353A
公开(公告)日：2004-12-29
申请号：CN200410016238.X
申请日：2004-02-11
Applicant: 复旦大学
IPC: G06F17/50 , H01L27/04 , H03K19/177
Abstract: 本发明为一种新的可配置模拟单元(CAU)结构。它由编程可共享的电容阵列PSCA、模拟函数发生器AFG、高速模数/数模转换器ADC/DAC和方向选择器DS经电路连接构成。这种结构的CAU能实现大多数诸如增益放大、积分、滤波等线性以及一些非线性函数的功能。本发明具有实现功能多而灵活、占用芯片面积小的优点，可以适用于FPAA和FPMA的设计中。
-
公开(公告)号：CN118036547A
公开(公告)日：2024-05-14
申请号：CN202211385360.9
申请日：2022-11-07
Applicant: 复旦大学
IPC: G06F30/398 , G06F30/23 , G06F115/06 , G06F119/08
Abstract: 本发明属于集成电路计算机辅助设计/电子设计自动化技术领域，具体涉及三维芯片中混合边界条件下稳态热分析问题求解，本发明采用一种基于路径积分随机方法求解三维芯片稳态热分析中的偏微分方程，即泊松方程的混合边值问题。针对第二类Neumann和第三类Robin边界条件，通过对路径积分中local time和与第三类Robin边界相关的Feynman‑Kac泛函#imgabs0#的准确计算实现高精度的随机法求解。当引入Robin边界条件后，第一类Dirichlet边界和第二类Neumann边界的积分项不再独立，而是受到Feynman‑Kac泛函#imgabs1#的影响。本发明进一步提出了一种将低精度有限元方法和高精度随机法结合的高效、高精度混合方法，快速准确的求解三维芯片的热点温度。本发明的随机法具有天然的并行度，非常适合大规模并行计算。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.03 seconds)
