-
Patent Agency Ranking
公开(公告)号：CN100383795C
公开(公告)日：2008-04-23
申请号：CN200410016238.X
申请日：2004-02-11
Applicant: 复旦大学
IPC: G06F17/50 , H01L27/04 , H03K19/177
Abstract: 本发明为一种新的可配置模拟单元(CAU)结构。它由编程可共享的电容阵列PSCA、模拟函数发生器AFG、高速模数/数模转换器ADC/DAC和方向选择器DS经电路连接构成。这种结构的CAU能实现大多数诸如增益放大、积分、滤波等线性以及一些非线性函数的功能。本发明具有实现功能多而灵活、占用芯片面积小的优点，可以适用于FPAA和FPMA的设计中。
-
公开(公告)号：CN118690701A
公开(公告)日：2024-09-24
申请号：CN202410743575.6
申请日：2024-06-11
Applicant: 复旦大学
Abstract: 本发明属于集成电路设计技术领域，具体为一种基于FPGA的神经网络加速器自动化设计方法。本发明该方法包括神经网络加速器的自动生成与快速验证两部分；生成部分包括：读取并解析XML格式表述的神经网络模型；采取分层分块策略实现资源的有效复用；采用层次化建模策略建立标准单元库，设计实现神经网络层级的硬件描述LayerHW；生成核心运算模块；运算模块与存储模块、控制模块协同构成数据流驱动的顶层架构系统。验证部分包括：在加速器设计中集成检测模块，用以监控特定层级的运算输出；评估硬件架构的正确性；当检测到输出差异，即刻触发机制，并精确定位并诊断加速器中潜在错误。本发明可大幅提高神经网络加速器的设计效率和验证速度。
-
公开(公告)号：CN118590241A
公开(公告)日：2024-09-03
申请号：CN202410758757.0
申请日：2024-06-13
Applicant: 复旦大学
Abstract: 本发明属于硬件结构的敏捷设计技术领域，具体为一种面向加解密算法的可重构硬件结构的敏捷设计框架。本发明框架包括参数选择模块、参数解析模块及硬件结构生成模块；硬件结构生成模块包括输入端生成模块、数据预处理模块生成模块、处理单元生成模块、输出端生成模块、互连网络生成模块。用户通过参数选择模块在给定的参数选项中选择需要设定的参数；参数解析模块对输入的参数进行解析后产生硬件结构生成模块需要的各种参数，并将对应的参数输出到各个模块中以生成硬件单元，然后利用生成的互连网络将各个硬件单元组合连接，实现完整的硬件架构的生成。该框架能够简化开发流程，实现全流程的自动化硬件设计，节省时间和人工成本。
-
公开(公告)号：CN117931727A
公开(公告)日：2024-04-26
申请号：CN202410071097.9
申请日：2024-01-17
Applicant: 复旦大学
IPC: G06F15/78 , G06F15/173
Abstract: 本发明属于集成电路设计技术领域，具体为一种片上网络系统拓扑生成方法。本发明的片上网络拓扑生成方法，包括：利用任务节点数和路由器端口数，采用饱和增长方式，计算出最终拓扑结构中的路由器数量范围(rmin,rmax)，并生成非规则的单通路拓扑结构；为单通路连接的路由器增加与相邻路由器相连的链路，生成具有多种传输路径的多通路拓扑结构；在满足系统约束的条件下，将片上网络中延迟和面积作为性能指标，定义拓扑生成过程中的多目标函数，选取目标函数值较低、性能更优的拓扑结构；本发明可充分利用多核处理器中的资源和并行计算能力，同时解决了单目标约束条件生成的拓扑结构整体性能不均衡的问题。
-
公开(公告)号：CN1558353A
公开(公告)日：2004-12-29
申请号：CN200410016238.X
申请日：2004-02-11
Applicant: 复旦大学
IPC: G06F17/50 , H01L27/04 , H03K19/177
Abstract: 本发明为一种新的可配置模拟单元(CAU)结构。它由编程可共享的电容阵列PSCA、模拟函数发生器AFG、高速模数/数模转换器ADC/DAC和方向选择器DS经电路连接构成。这种结构的CAU能实现大多数诸如增益放大、积分、滤波等线性以及一些非线性函数的功能。本发明具有实现功能多而灵活、占用芯片面积小的优点，可以适用于FPAA和FPMA的设计中。
-
-
-
-
Search Results
5
records
(took 0.019 seconds)
