公开(公告)号：CN113782669B

公开(公告)日：2025-01-17

申请号：CN202110111784.5

申请日：2021-01-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  郑兆钦 ,  邱荣标 ,  陈自强 ,  陈佑昇

IPC: H10B63/00 ,  H10B63/10

Abstract: 在一些实施例中，本申请的实施例公开了一种存储器件。该存储器件包括设置在衬底上方的底部电极和设置在底部电极上方的顶部电极。底部电极的上表面背向衬底。顶部电极的底表面面向衬底。数据存储层设置在底部电极和顶部电极之间。顶部电极的底表面的至少部分沿平行于顶部电极的底表面的第一方向不与底部电极的顶表面的任何部分重叠。此外，底部电极的顶表面的至少部分沿第一方向不与顶部电极的底表面的任何部分重叠。本申请的实施例还提供了一种制造存储器件的方法。

公开(公告)号：CN113130654B

公开(公告)日：2024-12-13

申请号：CN202011609073.2

申请日：2020-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  林毓超 ,  郑兆钦 ,  陈自强 ,  李东颖

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开提供半导体装置结构及其形成方法。半导体装置结构包含基底。半导体装置结构包含在基底上方的第一纳米结构。半导体装置结构包含在基底上方并围绕第一纳米结构的栅极堆叠。半导体装置结构包含在基底上方的第一源极/漏极结构和第二源极/漏极结构。栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间。半导体装置结构包含内间隔层，内间隔层覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间。第一纳米结构穿过内间隔层。半导体装置结构包含在栅极堆叠上方并延伸到内间隔层中的介电结构。

公开(公告)号：CN118841326A

公开(公告)日：2024-10-25

申请号：CN202410861088.X

申请日：2024-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林伯俊 ,  李宗恩 ,  李东颖 ,  郑兆钦

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本申请的实施例提供了半导体器件及其形成方法。一种形成半导体器件的方法包括以下步骤。在衬底上方形成介电层。在介电层上方形成2D材料层。在2D材料层上方形成粘合层。源极/漏极形成在粘合层的相对侧上。在粘合层上方形成第一高k栅极介电层，其中粘合层具有与第一高k栅极介电层的材料不同的材料。

公开(公告)号：CN110491942B

公开(公告)日：2024-07-19

申请号：CN201811278768.X

申请日：2018-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  陈奕升 ,  陈自强 ,  黄士轩 ,  江宏礼

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/417 ,  H01L21/336 ,  H01L27/088 ,  H01L21/8234

Abstract: 本揭露涉及多栅极半导体装置和其形成方法。一种多栅极半导体结构，其包含多个纳米线、放置在所述多个纳米线上方的栅极结构和在所述多个纳米线的各者的两端处的源极/漏极结构。所述源极/漏极结构包含导体，且所述导体的底面低于所述多个纳米线。

公开(公告)号：CN112306399B

公开(公告)日：2024-05-28

申请号：CN202010751000.0

申请日：2020-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  郑兆钦 ,  陈自强 ,  陈佑昇 ,  黄汉森

IPC: G06F3/06 ,  G11C7/08

Abstract: 介绍了包括至少一个存储器单元的存储器器件。至少一个存储器单元中的每个耦合至位线和字线。至少一个存储器单元中的每个包括存储器元件和选择器元件，其中，存储器元件配置为存储至少一个存储器单元的数据。选择器元件串联耦合至存储器元件，并且配置为选择用于读取操作的存储器元件并且在读取操作中放大存储在存储器元件中的数据。本发明的实施例还涉及存储器单元、存储器器件及其使用方法。

公开(公告)号：CN115437208A

公开(公告)日：2022-12-06

申请号：CN202210553811.9

申请日：2022-05-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赵子昂 ,  郑兆钦 ,  汪涵

IPC: G03F1/24 ,  H01L21/033

Abstract: 用于EUV光掩模的薄膜包括：第一层；第二层；以及主层，设置在第一层和第二层之间并且包括多个纳米管。第一层或第二层中的至少一个包括其中堆叠有一个或多个二维层的二维材料。在以上和以下的一个或多个实施例中，第一层包括第一二维材料并且第二层包括第二二维材料。本申请的实施例还涉及用于极紫外(EUV)反射掩模的薄膜及其制造方法。

公开(公告)号：CN114664739A

公开(公告)日：2022-06-24

申请号：CN202210210125.1

申请日：2022-03-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪以则 ,  周昂升 ,  江宏礼 ,  陈自强 ,  郑兆钦

IPC: H01L21/8238 ,  H01L29/10 ,  H01L29/78

Abstract: 本公开实施例提供一种半导体器件、集成电路及其制造方法。一种半导体器件包括栅极层、沟道材料层、第一介电层及多个源极/漏极端子。栅极层设置在衬底之上。沟道材料层设置在栅极层之上，其中沟道材料层的材料包括第一低维材料。第一介电层位于栅极层与沟道材料层之间。多个源极/漏极端子与沟道材料层接触，其中沟道材料层至少局部地设置在多个源极/漏极端子之间且位于栅极层之上，且栅极层设置在衬底与多个源极/漏极端子之间。

公开(公告)号：CN113782669A

公开(公告)日：2021-12-10

申请号：CN202110111784.5

申请日：2021-01-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  郑兆钦 ,  邱荣标 ,  陈自强 ,  陈佑昇

IPC: H01L45/00 ,  H01L27/24

Abstract: 在一些实施例中，本申请的实施例公开了一种存储器件。该存储器件包括设置在衬底上方的底部电极和设置在底部电极上方的顶部电极。底部电极的上表面背向衬底。顶部电极的底表面面向衬底。数据存储层设置在底部电极和顶部电极之间。顶部电极的底表面的至少部分沿平行于顶部电极的底表面的第一方向不与底部电极的顶表面的任何部分重叠。此外，底部电极的顶表面的至少部分沿第一方向不与顶部电极的底表面的任何部分重叠。本申请的实施例还提供了一种制造存储器件的方法。

公开(公告)号：CN113130654A

公开(公告)日：2021-07-16

申请号：CN202011609073.2

申请日：2020-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  林毓超 ,  郑兆钦 ,  陈自强 ,  李东颖

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开提供半导体装置结构及其形成方法。半导体装置结构包含基底。半导体装置结构包含在基底上方的第一纳米结构。半导体装置结构包含在基底上方并围绕第一纳米结构的栅极堆叠。半导体装置结构包含在基底上方的第一源极/漏极结构和第二源极/漏极结构。栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间。半导体装置结构包含内间隔层，内间隔层覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间。第一纳米结构穿过内间隔层。半导体装置结构包含在栅极堆叠上方并延伸到内间隔层中的介电结构。

公开(公告)号：CN112599590A

公开(公告)日：2021-04-02

申请号：CN202010801803.2

申请日：2020-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  江宏礼 ,  吕俊颉 ,  李明洋 ,  陈自强

IPC: H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78

Abstract: 半导体结构包含基材、第一鳍片结构、半导体层、栅极结构以及源极/漏极结构。第一鳍片结构属于一介电质材料，且位于基材上方。第一鳍片结构具有沿着一第一方向延伸的一第一侧壁以及一第二侧壁，且具有相接于第一侧壁与第二侧壁之间的一上表面。半导体层属于一二维材料，且沿着第一方向而至少位于第一鳍片结构的第一侧壁以及第二侧壁上方。栅极结构，邻近于半导体层的一第一部位。源极/漏极结构，邻近于半导体层的一第二部位。