公开(公告)号：CN113257848A

公开(公告)日：2021-08-13

申请号：CN202010307652.5

申请日：2020-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 鲍新宇 ,  黄汉森

IPC: H01L27/24

Abstract: 在嵌置有第一导电结构的第一介电材料层之上形成通孔级介电材料层。穿过通孔级介电材料层形成通孔腔。至少一个笔直侧壁从通孔级介电材料层的顶表面处通孔腔的闭合上部外围垂直延伸到通孔腔的与第一导电结构的顶表面邻接的闭合下部外围。通过依序形成包含下部柱结构及上部柱结构的一组材料部分在通孔腔中形成柱堆叠结构。下部柱结构及上部柱结构包括选择器材料柱及存储器材料柱。可在柱堆叠结构的顶表面上形成第二导电结构。可在阵列配置中使用柱堆叠结构。

公开(公告)号：CN113990365A

公开(公告)日：2022-01-28

申请号：CN202110238778.6

申请日：2021-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  林仲德 ,  林世杰 ,  陈自强 ,  宋明远 ,  黄汉森

IPC: G11C11/16

Abstract: 本揭露提供一种存储器器件及一种存储器电路。存储器器件包括自旋轨道力矩(spin‑orbit torque，SOT)层、磁性穿遂结(magnetic tunnel junction，MTJ)、读取字线、选择器以及写入字线。MTJ站立在SOT层上。读取字线电连接到MTJ。写入字线通过选择器连接到SOT层。当选择器接通时写入字线电连接到SOT层，且当选择器处于断开状态时写入字线与SOT层电隔离。

公开(公告)号：CN112306399A

公开(公告)日：2021-02-02

申请号：CN202010751000.0

申请日：2020-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  郑兆钦 ,  陈自强 ,  陈佑昇 ,  黄汉森

IPC: G06F3/06 ,  G11C7/08

Abstract: 介绍了包括至少一个存储器单元的存储器器件。至少一个存储器单元中的每个耦合至位线和字线。至少一个存储器单元中的每个包括存储器元件和选择器元件，其中，存储器元件配置为存储至少一个存储器单元的数据。选择器元件串联耦合至存储器元件，并且配置为选择用于读取操作的存储器元件并且在读取操作中放大存储在存储器元件中的数据。本发明的实施例还涉及存储器单元、存储器器件及其使用方法。

公开(公告)号：CN113539845A

公开(公告)日：2021-10-22

申请号：CN202110729511.7

申请日：2021-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 凯雷姆·阿卡尔瓦达尔 ,  黄汉森

IPC: H01L21/50 ,  H01L23/50 ,  H01L23/528

Abstract: 一种半导体单片IC包括：在平面图中具有矩形形状的半导体衬底；各自包括电路的多个小芯片，其中，该多个小芯片布置在该半导体衬底上方并通过填充有介电材料的管芯对管芯空间彼此分离；以及多个导电连接图案，它们电连接该多个小芯片，以使得该多个小芯片的该电路的组合用作一个功能电路。该芯片区域具有比用于制造该第一电路和该第二电路的光刻装置的最大曝光区域更大的面积。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN112599658A

公开(公告)日：2021-04-02

申请号：CN202010291013.4

申请日：2020-04-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马礼修 ,  黄汉森

IPC: H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 磁阻式随机存取存储器(MRAM)单元包括底部电极、磁隧道结结构、双极隧道结选择器，和顶部电极。隧道结选择器包括MgO隧道势垒层，并提供双极功能以将MTJ结构置于并行或反并行模式。本发明的实施例还涉及存储器器件及其形成方法。

公开(公告)号：CN113539845B

公开(公告)日：2024-09-17

申请号：CN202110729511.7

申请日：2021-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 凯雷姆·阿卡尔瓦达尔 ,  黄汉森

IPC: H01L21/50 ,  H01L23/50 ,  H01L23/528

Abstract: 一种半导体单片IC包括：在平面图中具有矩形形状的半导体衬底；各自包括电路的多个小芯片，其中，该多个小芯片布置在该半导体衬底上方并通过填充有介电材料的管芯对管芯空间彼此分离；以及多个导电连接图案，它们电连接该多个小芯片，以使得该多个小芯片的该电路的组合用作一个功能电路。该芯片区域具有比用于制造该第一电路和该第二电路的光刻装置的最大曝光区域更大的面积。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN112599658B

公开(公告)日：2024-09-03

申请号：CN202010291013.4

申请日：2020-04-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马礼修 ,  黄汉森

IPC: H10B61/00 ,  H10N50/10 ,  H10N50/01

Abstract: 磁阻式随机存取存储器(MRAM)单元包括底部电极、磁隧道结结构、双极隧道结选择器，和顶部电极。隧道结选择器包括MgO隧道势垒层，并提供双极功能以将MTJ结构置于并行或反并行模式。本发明的实施例还涉及存储器器件及其形成方法。

公开(公告)号：CN112306399B

公开(公告)日：2024-05-28

申请号：CN202010751000.0

申请日：2020-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  郑兆钦 ,  陈自强 ,  陈佑昇 ,  黄汉森

IPC: G06F3/06 ,  G11C7/08

Abstract: 介绍了包括至少一个存储器单元的存储器器件。至少一个存储器单元中的每个耦合至位线和字线。至少一个存储器单元中的每个包括存储器元件和选择器元件，其中，存储器元件配置为存储至少一个存储器单元的数据。选择器元件串联耦合至存储器元件，并且配置为选择用于读取操作的存储器元件并且在读取操作中放大存储在存储器元件中的数据。本发明的实施例还涉及存储器单元、存储器器件及其使用方法。

公开(公告)号：CN115841836A

公开(公告)日：2023-03-24

申请号：CN202210863895.6

申请日：2022-07-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 凯雷姆·阿卡尔瓦达尔 ,  黄汉森

IPC: G11C16/06 ,  G11C16/08 ,  G11C16/24

Abstract: 本发明的实施例提供了集成电路器件、存储器阵列以及存储器单元操作方法。集成电路(IC)器件包括第一端子、第二端子、被配置为在第一状态下具有第一电阻水平并且在第二状态下具有第二电阻水平的电阻式存储器器件、以及包括控制端子和电流路径的开关器件。所述电阻式存储器器件和所述电流路径串联耦合在所述第一端子和所述第二端子之间，并且所述开关器件被配置为响应于所述控制端子处的第一电压水平，控制所述电流路径以在第一编程状态下具有第一电导水平并且在第二编程状态下具有第二电导水平。

公开(公告)号：CN219165068U

公开(公告)日：2023-06-09

申请号：CN202223286778.2

申请日：2022-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  王哲夫 ,  洪以则 ,  陈自强 ,  张孟凡 ,  黄汉森

IPC: H10B53/30 ,  H10B53/00

Abstract: 本实用新型提供一种存储器结构与半导体装置。所述存储器结构包括衬底。存储器结构还包括第一晶体管，其中第一晶体管距衬底第一距离。存储器结构还包括第二晶体管，其中第二晶体管距衬底第二距离，且第一距离不同于第二距离，且第一晶体管的第一源极/漏极(S/D)区连接至第二晶体管的第二S/D区。存储器结构还包括多个存储元件，多个存储元件电性连接至第一晶体管与第二晶体管二者，其中多个存储元件中的每一者距衬底第三距离，且第三距离不同于第一距离与第二距离二者。