-
公开(公告)号：CN113921058B
公开(公告)日：2025-01-10
申请号：CN202111064230.0
申请日：2021-09-10
Applicant: 安徽大学 , 合肥市微电子研究院有限公司
IPC: G11C11/417 , G11C13/00
Abstract: 本发明公开了一种8T2R非易失SRAM单元电路，包括两个阻变随机存取存储器RRAM构成的非易失数据存储电路，上方的阻变随机存取存储器UR和下方的阻变随机存取存储器BR；一个N型MOSFET和一个P型MOSFET构成的传输门电路，N型MOSFET记为NT，P型MOSFET记为PT；两个P型MOSFET与两个N型MOSFET构成两个反相器，并且这两个反相器的首尾相连，两个P型MOSFET分别记为左上拉晶体管LUT和右上拉晶体管RUT，两个N型MOSFET分别记为左下拉晶体管LDT和右下拉晶体管RDT，左侧访问晶体管LAT和右侧访问晶体管RAT构成6T‑SRAM的存储单元。该电路在SRAM的读、写和保持能力的基础上，增加了非易失单元RRAM，令SRAM具备掉电数据不丢失和上电数据恢复能力。
-
公开(公告)号：CN118487600B
公开(公告)日：2024-09-24
申请号：CN202410947080.5
申请日：2024-07-16
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种单端输入的精度可配置的SAR‑ADC及其芯片。支持对输入的信号电压按照不同的精度等级进行量化。该SAR‑ADC包括CDAC电容阵列、比较电路和异步逐次逼近逻辑电路三个部分，其中，CDAC电容阵列通过切换各个电容底极板的电压调整输出的参考电压VP的大小；比较电路采用带失调校准电路的两级比较器；异步逐次逼近逻辑电路用于对CDAC电容阵列的输出进行调整，并对比较电路的运行状态进行切换，进而使得整个电路对输出的信号电压的量化精度可以在3‑6bit的范围内进行自由配置。本发明解决了现有存内计算电路因依赖多种ADC电路来实现不同精度量化而带来的计算效率和功耗缺陷。
-
公开(公告)号：CN118298872A
公开(公告)日：2024-07-05
申请号：CN202410719768.8
申请日：2024-06-05
Applicant: 安徽大学
IPC: G11C11/413 , G06F7/544 , G06F7/523
Abstract: 本发明属于集成电路技术领域，具体涉及一种输入权重比特位可配置的存内计算电路，以及对应的CIM芯片。该存内计算电路中包括：SRAM阵列、外围电路、关断控制模块、计算模块、传输控制模块、输入模块，以及输出模块。其中，SRAM阵列与外围电路配合能够实现SRAM电路的数据存储功能，而SRAM阵列配合其余各部分则可以实现多比特的带符号数和无符号数间的乘法运算。本发明中的计算单元和SRAM单元配合可以执行带符号数与单比特无符号数的乘法，通过挂载不同电容进行电荷分享又可以实现带符号数与多比特权重的乘法。电路工作原理与既有电路不同，并可以克服现有电路普遍存在的面积开销大，运算效率低、延迟和功耗较高的问题。
-
公开(公告)号：CN117713768B
公开(公告)日：2024-04-26
申请号：CN202410159994.5
申请日：2024-02-05
Applicant: 安徽大学
Abstract: 本发明涉及比较器设计技术领域，具体涉及一种互补输入比较器电路、模块。本发明公开了一种互补输入比较器电路，包括：开关部、输入部、电流源部、放大部、Buffer转换部一、Buffer转换部二。本发明电路的输入部采用了互补输入设计，增加了输入范围，能有效保证Sigma‑Delta ADC的输出信号不失真。本发明电路的电流源部给输入部进行电流分配，以保证输入部的正常工作。经过实验仿真，本发明的电路可以降低输入噪声、提高输出信号压摆率。本发明解决了现有交叉耦合比较器存在噪声偏大、压摆率偏低的问题。
-
公开(公告)号：CN114050807B
公开(公告)日：2024-03-26
申请号：CN202111307187.6
申请日：2021-11-05
Applicant: 安徽大学 , 合肥市微电子研究院有限公司
IPC: H03K3/3562
Abstract: 本发明公开了一种基于TFET的主从触发器，包括主触发器和从触发器；主触发器包括五个NTFET晶体管和五个PTFET晶体管，这五个NTFET晶体管依次记为N1～N5，这五个PTFET晶体管依次记为P1～P5；该主从触发器的触发器信号输入端D作为主触发器信号输入；从触发器包括五个NTFET晶体管和五个PTFET晶体管，这五个NTFET晶体管依次记为N6～N10，这五个PTFET晶体管依次记为P6～P10；主触发器信号输出端Q1作为从触发器信号输入；从触发器信号输出为该主从触发器的触发器信号输出端Q。本发明可以提高数据传输的稳定性，解决了TFET应用在传统传输门触发器的数据传输稳定性问题。
-
Patent Agency Ranking
公开(公告)号：CN116206650B
公开(公告)日：2024-02-13
申请号：CN202310091912.3
申请日：2023-01-17
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/419 , G06F7/57 , G06N3/063
Abstract: 本发明涉及存内计算技术领域，更具体的，涉及一种8T‑SRAM单元，基于该种8T‑SRAM单元的运算电路，以及基于该种运算电路构建的运算芯片。本发明提供的8T‑SRAM单元用于构建进行同或累加运算的电路，相较于现有的8T1C节省了电容，相较于现有的10T、12T节省了若干晶体管，可实现节省面积，提高能效的效果。本发明提供的8T‑SRAM单元相较于传统6T‑SRAM单元，增加了N5、N6的栅极分别连接出存储节点Q、QB，在读操作、计算操作中关闭字线WL，利用位线RBL、RBLB及字线IN、INB进行读取和计算，不再用写入数据的N3、N4进行数据读取，具有读写分离的特性，避免了传统6T‑SRAM读干扰，提高了单元的稳定性，也能保证单元的精确度。
-
公开(公告)号：CN114489155B
公开(公告)日：2024-01-30
申请号：CN202210018131.7
申请日：2022-01-07
Applicant: 安徽大学
IPC: G05D3/12 , F21S9/03 , F21V23/00 , H02S20/32 , F21W131/103
Abstract: 本发明公开了一种新型太阳能路灯追光装置，包括：方向角度调节部件、光强采集模块和控制器模块；太阳能电池板固定在方向角度调节部件的顶部；光强采集模块包括光强传感器和遮光板；太阳能电池板的四条边的外沿各安装一个光强传感器，太阳能电池板的四条边的边缘处对应光强传感器的位置各安装一个遮光板，对四个光强传感器采集的光强度数据进行比较，如果光强度数据相差大于预设的启动阈值，则驱动所述方向角度调节部件运动，带动所述太阳能电池板和所述光强采集模块进行方向角度调整，直至光强度数据相差不大于预设的启动阈值。本发明能使太阳光线时刻垂直照射在太阳能电池板上，提高了太阳能电池板的发电效率。
-
公开(公告)号：CN117271436A
公开(公告)日：2023-12-22
申请号：CN202311551254.8
申请日：2023-11-21
Applicant: 安徽大学
IPC: G06F15/78 , G11C7/18 , G11C11/413 , G11C11/419
Abstract: 本发明涉及集成电路技术领域，更具体的，涉及基于SRAM的电流镜互补存内计算宏电路、及芯片。本发明公开了基于SRAM的电流镜互补存内计算宏电路，包括阵列运算模块、读写选择模块、互补充放电模块、电流镜模块、输入模块、输出模块。本发明可以实现32组5bit带符号数乘以1bit权重结果的同或累加计算。本发明通过电流镜模块为互补充放电模块提供互补的栅极控制电压，使充放电单元的充放电能力完全相同，从而保证BL单位时间的充电或放电量是相同的，以保证计算结果的精度。本发明的电流镜模块采用双层结构，可以有效降低驱动电流，使得功耗较小。本发明解决了现有存内计算结构进行同或累加运算时精度较低、功耗较大的问题。
-
公开(公告)号：CN116913342A
公开(公告)日：2023-10-20
申请号：CN202311176711.X
申请日：2023-09-13
Applicant: 安徽大学
IPC: G11C11/412 , G06F15/78 , G11C7/18 , G11C8/14 , G11C11/417
Abstract: 本发明涉及具有存内布尔逻辑运算功能的存储电路及其模块、芯片。存储电路包括两个存储单元、运算电路。运算电路包括NMOS晶体管N5、N6、N11、N12。N5的栅极电连第一存储单元的一个存储节点，而源极电连N11的源极、漏极电连N6的漏极并形成运算输出节点。N6的栅极电连第一存储单元的另一个存储节点，而源极电连N12的源极。N11的漏极、N12的漏极分别电连第二存储单元的两个存储节点，N11、N12的栅极分别受控于使能信号。本发明通过利用原有的两个存储单元设计分离控制的一组信号接口，做到同一个电路结构可以输出两种不同的逻辑信号，因而能耗低、运算灵活。
-
公开(公告)号：CN116417041A
公开(公告)日：2023-07-11
申请号：CN202310411108.9
申请日：2023-04-12
Applicant: 安徽大学
IPC: G11C11/412 , H10B10/00 , G11C11/419 , G11C7/10 , G11C7/12 , G11C7/18 , G11C8/08 , G11C8/14
Abstract: 本发明涉及一种基于极性加固的14T抗辐照SRAM单元、电路结构、芯片和模块。SRAM单元包括六个NMOS晶体管N1～N6和八个PMOS晶体管P1～P8。P1、P2、P3与P4作为上拉管，P5和P6作为下拉管，P5和P6的状态分别由存储节点Q和QN控制。P2和N2，P3和N3分别构成反相器，N1和N4分别下拉两个反相器并且交叉耦合。两个主存储节点Q与QN通过N5、N6分别与位线BL和BLB电连接。两个冗余存储节点S0与S1通过P7、P8分别与位线BL和BLB电连接。其中，N5、N6由字线WL控制，P7、P8由字线WLB控制。本发明的SRAM单元在写入的过程中，通过N5、P7和N6、P8同时向存储节点Q\S0与QN\S1写入数据，提高了写入的速度，降低了电路的功耗，同时采用极性加固技术，提高了SRAM单元的抗SEU能力。
-
-
-
-
-
-
-
-
-
Search Results
259
records
(took 0.031 seconds)
