-
公开(公告)号：CN102386764A
公开(公告)日：2012-03-21
申请号：CN201110037701.9
申请日：2011-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H02M3/10
CPC classification number: H03K19/0941 , H03K3/356182 , H03K19/018514
Abstract: 本发明提供一种电压移转器包括动态偏压电流源电路、第一与第二单向电流导通装置、第一与第二下拉装置以及上拉装置。动态偏压电流源电路接收第一电压。第一与第二单向电流导通装置耦接至动态偏压电流源电路。第一与一第二下拉装置分别耦接至第一与第二单向电流导通装置。上拉装置接收一第二电压，并耦接至动态偏压电流源电路与第一单向电流导通装置，上拉装置用以动态偏压动态偏压电流源电路，使得当上拉装置输出第二电压至动态偏压电流源电路，第一下拉装置不导通并且第二下拉装置导通时，第二单向电流导通装置的一压降于电压输出端被输出。根据本发明的实施例，电压移转器可与低电压核心装置被实施，并且不会具有过度电性应力的问题。
-
公开(公告)号：CN101308326A
公开(公告)日：2008-11-19
申请号：CN200710187758.0
申请日：2007-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/004 , G03F7/20 , H01L21/027
CPC classification number: G03F7/0397 , G03F7/11 , G03F7/168 , G03F7/2041 , Y10S430/108 , Y10S430/111
Abstract: 一种适用于半导体工艺中的感光材质，包括：感光材料以及共聚物，其中该共聚物包括：多个光阻链以及多个疏水性碳链，其中每一个疏水性碳链系于这些光阻链中的一个上，且这些光阻链和这些疏水性碳链系相互复合，并对外加能量产生反应，而进行自组装以形成光阻层和疏水层。
-
公开(公告)号：CN1261975C
公开(公告)日：2006-06-28
申请号：CN02147349.8
申请日：2002-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/70 , G03F7/004 , G03F7/20 , G03F7/32
Abstract: 一种消除旁瓣图案的集成电路制造方法，是在原先以定义电路开口图案的第一光阻层上，形成由水溶性负型光阻所构成之第二光阻层。接着，利用掩模对第二光阻层进行曝光，并利用去离子水进行显影，而暴露出需要的电路开口图案，并选择性保留位于不预期之旁瓣开口图案上之部分第二光阻层而达到修补的目的。其中，上述之水溶性负型光阻是由聚合物、光活性化合物、抑制剂、交联剂、以及溶剂所构成。
-
公开(公告)号：CN1492479A
公开(公告)日：2004-04-28
申请号：CN02147386.2
申请日：2002-10-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/82 , G03F7/00
Abstract: 一种集成电路制造方法，是应用水溶性负型光阻在具有填充洞的光罩的光刻制造过程中，利用水溶性负型光阻与原先光阻中酸成分的反应，而在两者的接口间形成固化薄膜。并且，在光刻制造过程后暴露出接触洞的开口但保留填充洞中的水溶性负型光阻材料，但上述的薄膜并不被光刻制造过程所去除，如此可缩小接触洞开口的宽度。上述的水溶性负型光阻成分包含：聚合物、光活性化合物、抑制剂、交联剂、以及溶剂。
-
公开(公告)号：CN119110597A
公开(公告)日：2024-12-10
申请号：CN202411123156.9
申请日：2024-08-15
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈建宏
Abstract: 本公开的各个实施例针对包括位于基底结构上面的第一集成电路(IC)芯片的半导体封装结构。电IC芯片位于基底结构上面，并且设置在第一IC芯片周围。电IC芯片电耦合至第一IC芯片。光子IC芯片位于基底结构上面，并且电耦合至电IC芯片。光子IC芯片配置为接收输入光信号。光子IC芯片与电IC芯片相邻。本申请的实施例还涉及半导体封装结构及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113138473B
公开(公告)日：2024-11-15
申请号：CN202011635189.3
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈建宏
Abstract: 一种光学相移器件包括在绝缘层上的肋状波导部分，该波导部分具有沿着纵向方向延伸并具有高度的p‑n或p‑i‑n结。一对平板部分与波导部分相邻布置，分别在肋状波导部分的每一侧以及绝缘层上。平板部分的掺杂浓度比肋状波导部分中的相应掺杂浓度更高。每个平板部分的至少部分的高度随着距波导部分的距离而增加，并且平板高度小于在波导部分与平板部分之间的接合处的波导部分的高度。一对接触部分形成在相应的平板部分附近并且远离波导部分。每个接触部分的一部分还可以具有随着距波导部分的距离而变化的高度。本发明的实施例还涉及制造光学相移器件的方法。
-
公开(公告)号：CN113156583B
公开(公告)日：2023-11-03
申请号：CN202110345976.2
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了制造具有高折射率材料的光学器件的方法。方法包括：在衬底上形成第一氧化物层；以及在第一氧化物层上形成具有第一沟槽和第二沟槽的图案化的模板层。图案化的模板层的材料具有第一折射率。方法还包括：在第一沟槽和第二沟槽内分别形成波导的第一部分和光耦合器的第一部分；在图案化的模板层的顶面上形成波导的第二部分和光耦合器的第二部分；以及在波导和光耦合器的第二部分上沉积包覆层。波导和光耦合器包括具有比第一折射率大的第二折射率的材料。本申请的实施例还涉及光学器件。
-
公开(公告)号：CN116682806A
公开(公告)日：2023-09-01
申请号：CN202310247159.2
申请日：2023-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , G01R31/26 , H01L29/778 , H01L21/335
Abstract: 本发明的实施例提供了一种半导体器件，包括晶体管，所述晶体管包括：多个层，其中所述多个层中的每一个均具有至少一种III族‑V族化合物材料；栅电极，可操作地连接至所述多个层中的至少一层；源电极，设置在栅电极的第一侧；漏电极，设置在栅电极的第二侧；场板，设置在栅电极与漏电极之间；多根导线，设置在栅电极、源电极和漏电极上方。该半导体器件还包括多个测试结构，其中，包括第一金属图案和第二金属图案的每个测试结构模拟栅电极、源电极、漏电极、场板中的至少一个或多根导线中的至少一根。本发明的实施例还提供了一种测试半导体器件的方法。
-
公开(公告)号：CN116566359A
公开(公告)日：2023-08-08
申请号：CN202310224016.X
申请日：2023-03-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文描述了用于生成具有特定占空比的脉冲宽度调制(PWM)信号的系统、方法和器件。在一个实施例中，系统包括方波发生器和逻辑器件。方波生成器用以延迟输入方波信号以生成多个方波信号。逻辑器件被配置为对多个方波信号中的两个方波信号执行逻辑操作，进而生成具有对应于两个方波信号的占空比的PWM信号。本申请的实施例还提供了信号生成系统、器件和生成脉冲宽度调制信号方法。
-
公开(公告)号：CN116387165A
公开(公告)日：2023-07-04
申请号：CN202310106853.2
申请日：2023-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/56 , H01L21/60 , H01L23/367
Abstract: 本发明的实施里提供了形成管芯封装件的方法，包括：在载体上方形成第一介电层；在第一介电层上方形成第一金属层，第一金属层包括伪焊盘和有源焊盘；在第一金属层上方形成第二介电层；在第二介电层上方形成第二金属层，其中，第一金属层的伪焊盘物理地耦接至第二金属层；在第二金属层上方形成第三介电层；将器件管芯附接在第三介电层上方；在第一介电层中激光钻孔开口以暴露伪焊盘；以及在激光钻孔开口的同时，通过第一金属层和第二金属层之间的金属连接件将来自激光钻孔的热量分散到第二金属层。本发明的实施例还涉及管芯封装件。
-
-
-
-
-
-
-
-
-
Search Results
141
records
(took 0.043 seconds)
