-
公开(公告)号:CN105470303A
公开(公告)日:2016-04-06
申请号:CN201510565924.0
申请日:2015-09-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423
CPC classification number: H01L29/78696 , H01L29/0657 , H01L29/1033 , H01L29/42392 , H01L29/51 , H01L29/66666 , H01L29/7827 , H01L29/78603 , H01L29/78642 , H01L29/78681 , H01L29/78 , H01L29/42356
Abstract: 本发明公开了具有复合结构的半导体器件,该半导体器件包括沟道结构,该沟道结构具有:内芯杆,基本沿着半导体器件的沟道方向延伸;和外部套管层,设置在内芯杆上。内芯杆机械支撑半导体器件的沟道长度上的套管构件。本发明的实施例还涉及半导体器件的沟道结构。
-
公开(公告)号:CN104465763A
公开(公告)日:2015-03-25
申请号:CN201410327463.9
申请日:2014-07-10
Applicant: 台湾积体电路制造股份有限公司
Inventor: 让-皮埃尔·科林格 , 余宗兴 , 徐烨 , 刘佳雯 , 卡洛斯·H.·迪亚兹
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/66712 , H01L21/2251 , H01L29/0673 , H01L29/0676 , H01L29/068 , H01L29/42392 , H01L29/66356 , H01L29/66787 , H01L29/7391 , H01L29/785
Abstract: 本文公开了一种半导体器件,包括:包括第一导电类型的第一类型区和包括第二导电类型的第二类型区。半导体器件包括在第一类型区和第二类型区之间延伸的沟道区。半导体器件包括围绕至少一部分沟道区的栅电极。栅电极的第一栅极边缘与第一类型区的第一类型区边缘间隔开第一距离,并且栅电极的第二栅极边缘与第二类型区的第二类型区边缘间隔开第二距离。第一距离小于第二距离。本发明包括非对称半导体器件。
-
公开(公告)号:CN104465762A
公开(公告)日:2015-03-25
申请号:CN201410300267.2
申请日:2014-06-26
Applicant: 台湾积体电路制造股份有限公司
Inventor: 让-皮埃尔·科林格 , 江国诚 , 郭大鹏 , 卡洛斯·H.·迪亚兹
IPC: H01L29/78 , H01L29/10 , H01L29/423
CPC classification number: H01L29/0676 , B82Y10/00 , B82Y40/00 , H01L21/823487 , H01L29/42392 , H01L29/66439 , H01L29/775 , Y10S977/762 , Y10S977/938
Abstract: 本发明提供了一种具有减小的电阻抗和电容的半导体器件。半导体器件包括具有第一导电类型的第一类型区域。半导体器件包括具有第二导电类型的第二类型区域。半导体器件包括在第一类型区域和第二类型区域之间延伸的沟道区。沟道区与第一类型区域的第一部分间隔开第一距离。半导体器件包括围绕沟道区的栅极区。栅极区的第一部分与第一类型区域的第一部分间隔开第二距离。第二距离大于第一距离。
-
公开(公告)号:CN104425612A
公开(公告)日:2015-03-18
申请号:CN201410313445.5
申请日:2014-07-02
Applicant: 台湾积体电路制造股份有限公司
Inventor: 让-皮埃尔·科林格 , 江国诚 , 郭大鹏 , 卡洛斯·H.·迪亚兹
IPC: H01L29/78 , H01L29/06 , H01L21/28 , H01L21/336
CPC classification number: H01L29/41741 , B82Y10/00 , B82Y40/00 , H01L21/26513 , H01L21/26586 , H01L21/266 , H01L21/28518 , H01L29/0676 , H01L29/16 , H01L29/413 , H01L29/66439 , H01L29/6653 , H01L29/66742 , H01L29/775 , H01L29/78642
Abstract: 一种半导体器件包括:包括第一导电类型的第一类型区。该半导体器件包括:包括第二导电类型的第二类型区。该半导体器件包括在第一类型区和第二类型区之间延伸的沟道区。该半导体器件包括位于第一类型区的第一类型表面区上的第一硅化物区。第一硅化物区与第一类型区的第一类型扩散区分隔开第一距离和/或与沟道区分隔开第二距离。本发明也提供了具有硅化物的半导体器件。
-
公开(公告)号:CN104425495A
公开(公告)日:2015-03-18
申请号:CN201310594134.6
申请日:2013-11-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/78 , H01L29/775 , H01L21/8238 , B82Y10/00
CPC classification number: H01L21/823821 , B82Y10/00 , B82Y40/00 , H01L21/823807 , H01L27/092 , H01L27/0924 , H01L29/0673 , H01L29/16 , H01L29/42392 , H01L29/66439 , H01L29/6681 , H01L29/775 , H01L29/78 , H01L29/7853 , H01L29/78696
Abstract: 本发明提供了一种或多种半导体布置以及用于形成这种半导体布置的技术。例如,利用一个或多个硅和硅锗叠层,以形成包括锗纳米线沟道的PMOS晶体管和包括硅纳米线沟道的NMOS晶体管。在一个实例中,氧化第一硅和硅锗叠层,以将硅转化为氧化硅区,去除氧化硅区以形成PMOS晶体管的锗纳米线沟道。在另一个实例中,去除第二硅和硅锗叠层内的硅锗层,以形成NMOS晶体管的硅纳米线沟道。具有锗纳米线沟道的PMOS晶体管和具有硅纳米线沟道的NMOS晶体管作为单次制造工艺的一部分而形成。
-
公开(公告)号:CN104299909A
公开(公告)日:2015-01-21
申请号:CN201310452511.2
申请日:2013-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7849 , H01L21/02104 , H01L21/76224 , H01L29/0649 , H01L29/66545 , H01L29/66795 , H01L29/78 , H01L29/7848 , H01L29/785
Abstract: 本发明提供了一种热调整半导体器件中的应力的方法,其包括:进行第一外延以在半导体衬底上生长硅锗层;进行第二外延以在硅锗层上生长硅层;以及进行第一氧化以氧化硅锗层,其中生成第一硅锗氧化区。执行应力释放操作以释放由第一硅锗氧化区引起的应力。在硅层的顶面和侧壁上形成栅极介电质。栅电极形成于栅极介电质上方。
-
公开(公告)号:CN104143505A
公开(公告)日:2014-11-12
申请号:CN201310217498.2
申请日:2013-06-03
Applicant: 台湾积体电路制造股份有限公司
Inventor: 让-皮埃尔·科林格 , 江国诚 , 郭大鹏 , 卡洛斯·H.·迪亚兹
IPC: H01L21/28
CPC classification number: H01L29/4238 , H01L29/0676 , H01L29/42376 , H01L29/66439 , H01L29/66469 , H01L29/775 , H01L29/7827
Abstract: 本发明公开了垂直环绕结构及其制造方法的实施例。制造自对准的垂直环绕结构器件的方法实施例包括:环绕半导体柱从结构层伸出的暴露部分形成间隔件;在结构层的被保护部分和间隔件的第一部分上方形成光刻胶;蚀刻掉结构层设置在由间隔件和光刻胶共同限定的边界的外部的未被保护部分以形成具有底脚部分和非底脚部分的结构,底脚部分和非底脚部分共同环绕半导体柱;以及去除光刻胶和间隔件。本发明还提供了自对准环绕结构。
-
公开(公告)号:CN103996709A
公开(公告)日:2014-08-20
申请号:CN201310239660.0
申请日:2013-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7843 , H01L29/66795 , H01L29/7848 , H01L29/7849 , H01L29/785
Abstract: 用于在FinFET沟道中诱导应变的方法。本发明公开了一种FinFET,其中位于鳍内的膨胀材料(通常是鳍半导体的氧化物)产生显著增大FinFET沟道内的电荷载流子迁移率的应变。该构思可以应用到p型或n型FinFET。对于p型FinFET,膨胀材料设置在源极区和漏极区的下方。对于n型FinFET,膨胀材料设置在沟道区的下方。膨胀材料可以与源极区和漏极区上的应变诱导外延或不与源极区和漏极区上的应变诱导外延一起使用,并且可以提供比单独使用应变诱导外延实现的应变更大的应变。
-
-
-
-
-
-
-