公开(公告)号：CN106405152A

公开(公告)日：2017-02-15

申请号：CN201610913433.5

申请日：2016-10-19

Applicant: 北京大学深圳研究生院

Inventor： 覃明杰 ,  缪旻 ,  金玉丰

IPC: G01P15/125

CPC classification number: G01P15/125

Abstract: 本申请公开了一种微加速度计，其包括上盖板、质量块、下盖板、悬臂梁、围框。上盖板与下盖板相对设置形成一空间；围框的一端连接于上盖板的下表面，另一端连接于下盖板的上表面；质量块通过悬臂梁与围框相连，以设置于上盖板与下盖板形成的空间内；悬臂梁为弯曲形状，用于支撑质量块在上盖板与下盖板形成的空间内上下移动。本申请还公开了制备上述微加速度计的方法，包括流延、打孔与通孔填充、对准、层压、共烧、装配和检测步骤。本发明的LTCC差分电容式微加速度计，其悬臂梁采用弯曲形状，例如U形结构，制备简单，微加速度计测量结果漂移低，温度效应很小，灵敏度相对较高，检测模态刚度小，交叉耦合小，综合性能好。

公开(公告)号：CN105760624A

公开(公告)日：2016-07-13

申请号：CN201610151305.1

申请日：2016-03-16

Applicant: 北京大学

Inventor： 王玮 ,  皮宇丹 ,  王宁宇 ,  陈兢 ,  金玉丰

IPC: G06F17/50

CPC classification number: G06F17/5018 ,  G06F17/5036 ,  G06F17/5072 ,  G06F17/5081 ,  G06F2217/80

Abstract: 本发明涉及一种支持大规模三维集成电路的热仿真和热设计方法。首先对输入的三维集成电路区块参数文件进行解析，得到三维集成电路区块位置、区块形状和尺寸、区块材料对应的热导率、区块包含的功率大小；然后调用有限元仿真工具建立三维集成电路热模型，并进行网格划分和求解器设置；然后进行仿真计算，计算结束后导出三维集成电路热分析结果。进而，利用热仿真结果对三维集成电路进行热评估，计算平面内温度方差，平面内最高温度、最低温度、平均温度图，以及平面间温度梯度；然后利用分析得出的结论指导三维电路布图、布局和布线。本发明能够在现有计算机硬件计算能力条件下，进行高效的三维集成电路的热仿真和热设计。

公开(公告)号：CN104867905A

公开(公告)日：2015-08-26

申请号：CN201510138166.4

申请日：2015-03-26

Applicant: 北京大学

Inventor： 方孺牛 ,  缪旻 ,  金玉丰

IPC: H01L23/52 ,  H01L23/552 ,  H01L23/62 ,  H01L21/768

Abstract: 本发明公开了一种包含硅通孔的半导体结构及其制造方法，该半导体结构包括衬底，信号通孔和地通孔，其中衬底为P型背景掺杂；所述通孔是由多晶硅填充的通孔；所述信号通孔为N型掺杂；所述地通孔为P型掺杂。本方法为：1)在衬底的第一表面上刻蚀出多个深孔；2)在衬底第一表面上粘附一干膜层，图形化干膜层，使干膜层在一部分深孔上形成开口；3)向干膜层上有开口的深孔填充掺杂第一导电类型杂质的多晶硅，去掉干膜；4)向剩余深孔中填充掺杂第二导电类型杂质的多晶硅。对于高速/高频系统，采用该结构将不需要对原先硅通孔布局布线和版图进行调整，即能获得信号完整性和电源完整性的提升。同时本发明具有工艺简单，成本低，效果好的优势。

公开(公告)号：CN103515466A

公开(公告)日：2014-01-15

申请号：CN201210219025.1

申请日：2012-06-26

Applicant: 北京大学

Inventor： 朱智源 ,  于民 ,  王陪权 ,  朱韫晖 ,  孙新 ,  刘晨晨 ,  马盛林 ,  金玉丰

IPC: H01L31/115 ,  H01L31/18

CPC classification number: H01L25/043 ,  H01L31/085 ,  H01L31/1055 ,  H01L31/1804

Abstract: 本发明公开了一种复合式ΔE-E核辐射探测器及其制造方法，属于半导体核辐射探测器技术领域。本发明的复合式ΔE-E核辐射探测器包括薄型PIN探测器，厚型PIN探测器以及两者之间的介质键合层；薄型PIN探测器与厚型PIN探测器通过介质键合层机械固定到一起，并且形成电学互连；所述薄型PIN探测器包括高阻硅基片和所述高阻硅基片上的探测窗口；所述薄型PIN探测器探测窗口包括P区，N区以及两者之间的硅层。本发明还公开了所述复合式ΔE-E核辐射探测器的制造方法。本发明可用于空间探测，核物理，医学检测，和环境检测等多个领域。

公开(公告)号：CN103378026A

公开(公告)日：2013-10-30

申请号：CN201210112868.1

申请日：2012-04-16

Applicant: 北京大学

Inventor： 朱韫晖 ,  马盛林 ,  朱智源 ,  金玉丰 ,  其他发明人请求不公开姓名

IPC: H01L23/473 ,  H01L23/31

CPC classification number: H01L2224/16145

Abstract: 本发明公开了一种具有散热功能的三维封装方法，该方法属于散热和封装技术领域，可以应用于对热功率密度较大的三维封装。该方法通过功能芯片的垂直互连上的微凸点进行芯片的三维堆叠，单个芯片的垂直互连用导电材料铜、铝实现，微凸点的材料为良好的导电材料，通过电镀、植球或者丝网印刷等方法实现。密封封装的侧壁上有小孔以便散热剂在外部作用下不断进行循环散热，外部作用主要是通过密封封装外壁的散热剂入口和出口来实现。通过芯片间微凸点的直接接触实现芯片堆叠，在提高集成度的同时，保证了上下层芯片间的垂直距离，便于散热剂的流动和散热。散热剂直接和封装体内的芯片接触，散热更有效率，同时可以通过控制出入口散热剂的流量流速，使得散热具有可控性，便于根据实际工作情况进行调节。

公开(公告)号：CN102130042B

公开(公告)日：2013-06-26

申请号：CN201010603554.2

申请日：2010-12-14

Applicant: 北京大学

Inventor： 朱韫晖 ,  马盛林 ,  孙新 ,  缪旻 ,  金玉丰

IPC: H01L21/768

Abstract: 本发明公开了一种通孔互连结构的制作方法，包括在基片上制作盲孔，然后依次淀积种子层和有机物薄膜，贴干膜，并通过光刻在盲孔处形成小于盲孔口径的干膜开口，然后刻蚀去除盲孔底部的有机物薄膜，暴露出种子层，再对盲孔进行填充。进一步的，还公开了对通孔提供电子屏蔽的方法。本发明简化了通孔自下而上电镀填充的制作工艺，提高了成品率，降低了通孔互联结构制作的工艺成本；而且提供了一种应力缓冲结构，通孔侧壁覆盖的有机膜可以缓解通孔互连结构的应力状态，提高其可靠性；另外还提供了一种对通孔互联结构的电磁屏蔽结构，有利于提高通孔电信号传输性能，减小通孔间及对其它电路的干扰。

公开(公告)号：CN102050418B

公开(公告)日：2013-01-09

申请号：CN201010500612.9

申请日：2010-09-30

Applicant: 北京大学

Inventor： 马盛林 ,  孙新 ,  朱韫晖 ,  金玉丰 ,  缪旻

IPC: B81B7/02 ,  B81B7/00 ,  B81C1/00

Abstract: 本发明公开了一种三维集成结构及其生产方法，属于微机械电子系统与集成电路加工领域。所述三维集成结构包括：由两个晶圆形成的晶圆键合对，贯穿所述晶圆键合对的至少一个TSV通孔和微铜柱，位于所述晶圆键合对的键合界面处的一个空穴，位于所述晶圆键合对的第一表面，和所述微铜柱电连接的MEMS器件，和位于所述晶圆键合对的第二表面，和所述TSV通孔电连接的芯片。本发明还公开了三维集成结构的两种生产方法。本发明可用于制造集成电路。该集成结构及其生产方法可以有效解决MEMS器件与其处理集成电路的兼容性问题。

公开(公告)号：CN102024801B

公开(公告)日：2012-11-21

申请号：CN201010513048.4

申请日：2010-10-12

Applicant: 北京大学

Inventor： 马盛林 ,  孙新 ,  朱韫晖 ,  金玉丰 ,  缪旻

IPC: H01L25/00 ,  H01L25/065 ,  H01L21/98

CPC classification number: H01L25/0657 ,  H01L2224/16145 ,  H01L2224/94 ,  H01L2224/81

Abstract: 本发明公开了一种超薄芯片垂直互联封装结构及其制造方法。该结构包括由上至下依次叠放在一起的顶层、中介层和底层，所述中介层具有TSV垂直互联结构，所述中介层的正面和反面分别具有至少一层重新布局互联层，且分别具有微焊球或焊垫；所述顶层的有源层具有微焊球或焊垫，并面向所述中介层的正面；所述底层的有源层具有微焊球或焊垫，并面向所述中介层的背面。顶层芯片、底层芯片的正面分别装载在中介层芯片的正面、背面，避免了在顶层、底层芯片上制作TSV互联，有效地降低了顶层、底层芯片的损伤，提高了芯片的可靠性。

公开(公告)号：CN102214662A

公开(公告)日：2011-10-12

申请号：CN201110105424.0

申请日：2011-04-26

Applicant: 北京大学

Inventor： 马盛林 ,  孙新 ,  朱蕴晖 ,  金玉丰 ,  缪旻 ,  陈兢

IPC: H01L27/144 ,  G01J5/22 ,  H01L31/18

CPC classification number: Y02P70/521

Abstract: 本发明提供了非制冷红外焦平面阵列探测器单片集成结构及制作方法，属于半导体制造领域。本结构包括硅晶圆，硅晶圆具有相对的第一表面和第二表面；硅晶圆第一表面上设有红外焦平面敏感元件阵列，第二表面上设有红外焦平面敏感元件阵列的信号处理电路，硅晶圆上设有硅通孔微互连，红外焦平面敏感元件阵列通过硅通孔微互连与信号处理电路电连接。与现有技术相比，本发明实现了红外敏感元件阵列与其信号处理电路的有效热隔离，降低红外敏感元件阵列传导到其信号处理电路的热量，提高了信号处理电路的性能与可靠性。

公开(公告)号：CN102214624A

公开(公告)日：2011-10-12

申请号：CN201110128047.2

申请日：2011-05-17

Applicant: 北京大学

Inventor： 孙新 ,  马盛林 ,  朱韫晖 ,  金玉丰 ,  缪旻 ,  陈兢

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L2224/13

Abstract: 本发明公开了一种具有通孔的半导体结构及其制造方法，半导体结构包括衬底、多个环形通孔和多个实心通孔，环形通孔和实心通孔嵌于衬底中；实心通孔是金属填充的通孔；环形通孔是实心介质塞和环绕实心介质塞的金属环填充的通孔。其制造方法为：1)在衬底的第一表面上刻蚀出多个深孔；2)形成金属层；3)在衬底第一表面上粘附干膜，图形化所述干膜，使干膜在一部分深孔上形成开口；4)向干膜上有开口的的深孔填充金属，去掉所述干膜；5)向剩余深孔中填充介质，形成实心介质塞；6)减薄所述衬底的第二表面。本发明的半导体结构的实心通孔可以用于叠层芯片散热，改善电源完整性；环形通孔则可以改善通孔结构的应力，以及翘曲变形等问题。