-
公开(公告)号：CN102486457A
公开(公告)日：2012-06-06
申请号：CN201010574480.4
申请日：2010-12-06
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种级联型光纤总磷含量检测传感器，该传感器包括一单模光纤和一多模光纤，且单模光纤和多模光纤以级联的方式相距一定长度固定安装在同一个带有V型槽的基板上，其中光信号输入端为一单模光纤，光信号输出端为一多模光纤，两根光纤之间相距一定距离，并利用上下两组V型槽基板实现光纤的固定安装。本发明同时公开了一种级联型光纤总磷含量检测传感器的制作方法。本发明提供了一种简便、灵活的总磷检测手段，简化了总磷检测的复杂度。
-
公开(公告)号：CN118800652A
公开(公告)日：2024-10-18
申请号：CN202310396028.0
申请日：2023-04-13
Applicant: 中国科学院微电子研究所
IPC: H01L21/3065 , H01L21/04 , H01L21/67
Abstract: 本发明公开一种碳化硅沟槽刻蚀方法，涉及半导体器件制造技术领域，以解决微沟槽结构导致碳化硅器件耐压能力下降、可靠性降低的问题。所述碳化硅沟槽刻蚀方法包括在SiC衬底上刻蚀形成第一SiC沟槽，第一SiC沟槽的底部具有微沟槽结构；对第一SiC沟槽的底部进行刻蚀，形成第二SiC沟槽，以消除微沟槽结构。
-
公开(公告)号：CN118398487A
公开(公告)日：2024-07-26
申请号：CN202311265457.0
申请日：2023-09-27
Applicant: 中国科学院微电子研究所
IPC: H01L21/329 , H01L29/872 , H01L29/417 , H01L29/06
Abstract: 本发明提供了一种新型肖特基二极管及其制作方法。本发明的新型肖特基二极管的制作方法，包括如下步骤：S1：在衬底的外延层上形成肖特基金属区域图形；S2：光刻后制作肖特基金属，在肖特基金属区域图形形成T型结构；S3：制作阳极电极，对外延层进行电隔离腐蚀；S4：制作空气桥金属形成空气桥结构，制得新型肖特基二极管。本发明通过消除边缘电场聚积效应和减少由肖特基结边缘势垒降低带来的泄漏电流来改善肖特基二极管的特性。
-
公开(公告)号：CN112103345B
公开(公告)日：2024-05-28
申请号：CN202011003179.8
申请日：2020-09-22
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种SiC功率MOSFET器件，属于半导体器件技术领域，用以解决现有技术中SiC功率MOSFET器件在宇宙诱导的重离子影响下产生局部区域温度过高导致单粒子烧毁效应的问题。上述SiC功率MOSFET器件，包括衬底、层叠于衬底上的漂移层以及位于衬底和漂移层之间多层缓冲层，漂移层、缓冲层和漂移层的掺杂浓度依次递减，沿衬底至漂移层方向，多层缓冲层的掺杂浓度逐渐减小。本发明的SiC功率MOSFET器件可用于模拟电路和数字电路中。
-
公开(公告)号：CN111403486B
公开(公告)日：2022-12-23
申请号：CN202010234092.5
申请日：2020-03-30
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供了一种沟槽型MOSFET结构，包括：N型衬底(2)；在N型衬底(2)的上表面由下至上依次设有N型漂移区(3)、N型电流扩展层(4)以及第一P型基区(5)；第一P型基区(5)上表面设有第一P型重掺杂区(7)以及第一N型重掺杂区(6)；第一P型重掺杂区(7)以及第一N型重掺杂区(6)上设有源极(13)；U型栅极沟槽，开口镶嵌于源极(13)内，其内部由源极(13)填充，U型栅极沟槽底部镶嵌于N型电流扩展层(4)；U型栅极沟槽的底部为第二P型基区(8)；U型栅极沟槽的一侧边为金属或者P型多晶硅区域(1)；U型栅极沟槽的另一侧边为另一部分氧化层(11)；N型衬底(2)的下表面设有漏极(14)。
-
Patent Agency Ranking
公开(公告)号：CN109616523B
公开(公告)日：2022-05-17
申请号：CN201811421349.7
申请日：2018-11-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L29/06 , H01L29/16
Abstract: 本发明公开了一种4H‑SiC MOSFET功率器件及其制造方法，该功率器件包括：源极(1)、SiO2层间介质(2)、栅极(3)、栅氧化层(4)、P+接触区(5)、N+源区(6)、P阱(7)、额外注入的P型区(8)、N型外延层(9)、N‑外延层(10)、缓冲层(11)、N+衬底(12)和漏极(13)。本发明提出的4H‑SiC MOSFET功率器件采用分离栅结构，该结构可以有效减小输入电容、栅漏电容，提高器件开关性能，在JFET区引入P型掺杂，可以有效降低栅氧化层电场强度，提高器件的可靠性，另一方面采用电流扩展层结构可以兼顾器件的电流能力。
-
公开(公告)号：CN109545855B
公开(公告)日：2021-09-17
申请号：CN201811381503.2
申请日：2018-11-19
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/16 , H01L29/423
Abstract: 本发明公布了一种碳化硅双沟槽MOSFET器件有源区的制备方法。该方法只需通过两次光刻即可实现栅沟槽、源沟槽的两次刻蚀以及P‑、P+和N+有源区的三次离子注入。其中，栅沟槽刻蚀和P‑、N+注入通过一次光刻和两次自对准工艺实现；源沟槽和P+注入通过一次光刻和一次自对准工艺实现。该方法具有制作精度高且工艺成本低的特点。
-
公开(公告)号：CN112133634A
公开(公告)日：2020-12-25
申请号：CN202010956754.X
申请日：2018-05-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/28
Abstract: 一种基于微波等离子体氧化的凹槽MOSFET器件的制造方法，包括：在凹槽栅刻蚀后，利用微波等离子体将凹槽栅表面的碳化硅氧化为二氧化硅，形成凹槽栅氧化层，其中形成凹槽栅氧化层的步骤包括：将进行凹槽栅刻蚀后的碳化硅衬底放置在微波等离子体发生装置中；通入含氧气体，产生氧等离子体；氧等离子体与碳化硅反应生成预定厚度的二氧化硅；停止通入含氧气体，反应结束；其中，氧等离子体与碳化硅的反应温度为500‑900℃，反应压力为400‑1000mTorr。本发明可以显著提高碳化硅的氧化效率，改善界面质量，形成均匀的栅介质层。
-
公开(公告)号：CN108063088B
公开(公告)日：2020-06-19
申请号：CN201711041879.4
申请日：2017-10-30
Applicant: 中国科学院微电子研究所
IPC: H01L21/04
Abstract: 本发明提供了一种SiC衬底的图形化方法。该图形化方法包括以下步骤：S1，在SiC衬底的表面形成刻蚀窗口，对应刻蚀窗口的SiC衬底的表面裸露；S2，形成覆盖于刻蚀窗口的金属层，使与SiC衬底接触的金属层与SiC衬底发生硅化反应形成合金过渡层；以及S3，湿法腐蚀去除合金过渡层和未反应的金属层，得到腐蚀区域与刻蚀窗口对应的图形化衬底。上述图形化方法能够使图形化后的SiC衬底能够具有较大的腐蚀深度；并且，上述图形化方法所采用的工艺与现有Si工艺相兼容，也能够兼顾各向同性和各向异性的腐蚀形貌需求；另外，由于上述图形化方法主要采用湿法腐蚀，从而能够有效地避免干法刻蚀工艺对衬底材料带来的刻蚀损伤。
-
公开(公告)号：CN111048580A
公开(公告)日：2020-04-21
申请号：CN201911335633.7
申请日：2019-12-20
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 一种碳化硅绝缘栅双极晶体管，该晶体管包括：N型重掺杂第一场截止层；N型重掺杂第二场截止层形成于N型重掺杂第一场截止层之上；N型轻掺杂漂移层形成于N型重掺杂第二场截止层之上；调控P型Base区形成于N型轻掺杂漂移层内；N型重掺杂源区形成于调控P型Base区内；源极金属形成于调控P型Base区的部分区域内以及N型重掺杂源区的部分上表面，且与N型重掺杂源区的上表面和侧壁形成欧姆接触；栅介质层形成于N型轻掺杂漂移层之上；栅极形成于栅介质层之上；层间介质形成于栅极之上及栅极的两侧，以隔离栅极和源极金属；P型重掺杂集电极区形成于N型重掺杂第一场截止层的背面。本发明通过形成双层场截止层结构，优化了器件特性，提高了鲁棒性。
-
-
-
-
-
-
-
-
-
Search Results
145
records
(took 0.039 seconds)
