-
公开(公告)号：CN114843339A
公开(公告)日：2022-08-02
申请号：CN202210198004.X
申请日：2022-03-01
Applicant: 中国科学院微电子研究所
IPC: H01L29/47 , H01L29/739 , H01L21/31
Abstract: 本发明涉及一种非对称沟槽栅IGBT器件，该器件通过在非导电侧P阱区(即第一P阱区)上方制作肖特基接触，从而形成一定势垒，阻止空穴直接从接地的P阱区逸出，提升空穴浓度，从而显著降低器件的正向导通压降，减少通态损耗，显著增强器件的导电能力，同时击穿电压与栅极氧化物电场没有退化。本发明还涉及所述非对称沟槽栅IGBT器件的制备方法，该制备工艺简单。
-
公开(公告)号：CN111223922A
公开(公告)日：2020-06-02
申请号：CN202010025949.2
申请日：2020-01-08
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L29/10
Abstract: 一种绝缘栅双极晶体管，包括栅极、集电极、两个发射极和环形N型掺杂埋层，其中：两个发射极均分别位于对应的N+发射极区和部分p型base区上，而所述p型base区位于N型轻掺杂漂移层内，两个所述N+发射极区位于p型base区内；环形N型掺杂埋层，在p型base区内环绕N+发射极区，一端与沟道相接，另一端与表面处层间介质相接，将所述p型base区物理分割为p型base1区和p型base2区。本发明可以有效阻挡空穴电流流经N+发射极下方区域，但对沿着沟道运动的电子不产生影响，从而将电子电流和空穴电流分离，极大减小了流经N+发射极下方的电流，抑制了p-base基区/N+发射极结的正偏，显著提高了器件的抗闩锁特性，提升了器件的坚固性。
-
Patent Agency Ranking
公开(公告)号：CN111508837B
公开(公告)日：2023-03-28
申请号：CN202010328453.2
申请日：2020-04-23
Applicant: 中国科学院微电子研究所
IPC: H01L21/331 , H01L29/739
Abstract: 本说明书提供一种N沟道SiC IGBT器件的制作方法，包括：形成重掺杂的N型SiC衬底；在SiC衬底的C面生成P型重掺杂SiC集电层，在SiC衬底的Si面生成N型轻掺杂的SiC漂移层；在SiC漂移层的Si面制作MOS结构。本说明书提供的制作方法无需形成衬底、N型缓冲层、N型漂移层、N型重掺杂缓冲层和P型重掺杂集电层层叠结构，再研磨掉衬底和N型缓冲层的结构，因此可以减小研磨量，并减小研磨可能造成应力而使得器件层结构损坏的问题。实际应用中，即使本说明书提供的方法在研磨重掺杂N型SiC衬底使得层结构因为应力损坏，但是此时层结构也仅有重掺杂N型SiC衬底和P型重掺杂SiC集电层，相应的成本损失也较小。
-
公开(公告)号：CN111223922B
公开(公告)日：2022-11-01
申请号：CN202010025949.2
申请日：2020-01-08
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L29/10
Abstract: 一种绝缘栅双极晶体管，包括栅极、集电极、两个发射极和环形N型掺杂埋层，其中：两个发射极均分别位于对应的N+发射极区和部分p型base区上，而所述p型base区位于N型轻掺杂漂移层内，两个所述N+发射极区位于p型base区内；环形N型掺杂埋层，在p型base区内环绕N+发射极区，一端与沟道相接，另一端与表面处层间介质相接，将所述p型base区物理分割为p型base1区和p型base2区。本发明可以有效阻挡空穴电流流经N+发射极下方区域，但对沿着沟道运动的电子不产生影响，从而将电子电流和空穴电流分离，极大减小了流经N+发射极下方的电流，抑制了p‑base基区/N+发射极结的正偏，显著提高了器件的抗闩锁特性，提升了器件的坚固性。
-
公开(公告)号：CN111508837A
公开(公告)日：2020-08-07
申请号：CN202010328453.2
申请日：2020-04-23
Applicant: 中国科学院微电子研究所
IPC: H01L21/331 , H01L29/739
Abstract: 本说明书提供一种N沟道SiC IGBT器件的制作方法，包括：形成重掺杂的N型SiC衬底；在SiC衬底的C面生成P型重掺杂SiC集电层，在SiC衬底的Si面生成N型轻掺杂的SiC漂移层；在SiC漂移层的Si面制作MOS结构。本说明书提供的制作方法无需形成衬底、N型缓冲层、N型漂移层、N型重掺杂缓冲层和P型重掺杂集电层层叠结构，再研磨掉衬底和N型缓冲层的结构，因此可以减小研磨量，并减小研磨可能造成应力而使得器件层结构损坏的问题。实际应用中，即使本说明书提供的方法在研磨重掺杂N型SiC衬底使得层结构因为应力损坏，但是此时层结构也仅有重掺杂N型SiC衬底和P型重掺杂SiC集电层，相应的成本损失也较小。
-
公开(公告)号：CN111048580A
公开(公告)日：2020-04-21
申请号：CN201911335633.7
申请日：2019-12-20
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 一种碳化硅绝缘栅双极晶体管，该晶体管包括：N型重掺杂第一场截止层；N型重掺杂第二场截止层形成于N型重掺杂第一场截止层之上；N型轻掺杂漂移层形成于N型重掺杂第二场截止层之上；调控P型Base区形成于N型轻掺杂漂移层内；N型重掺杂源区形成于调控P型Base区内；源极金属形成于调控P型Base区的部分区域内以及N型重掺杂源区的部分上表面，且与N型重掺杂源区的上表面和侧壁形成欧姆接触；栅介质层形成于N型轻掺杂漂移层之上；栅极形成于栅介质层之上；层间介质形成于栅极之上及栅极的两侧，以隔离栅极和源极金属；P型重掺杂集电极区形成于N型重掺杂第一场截止层的背面。本发明通过形成双层场截止层结构，优化了器件特性，提高了鲁棒性。
-
公开(公告)号：CN115148800A
公开(公告)日：2022-10-04
申请号：CN202210586128.5
申请日：2022-05-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/47 , H01L29/06 , H01L29/417 , H01L29/739 , H01L21/28 , H01L21/336
Abstract: 本发明涉及一种非对称沟槽栅SiC IGBT器件，该器件通过在非导电侧P阱区(即第一阱区)上方、导电侧P型接触区制作肖特基接触，从而形成一定势垒，阻止空穴直接从接地的P阱区与P型接触区逸出，提升空穴浓度，从而显著降低器件的正向导通压降，减少通态损耗，显著增强器件的导电能力，同时击穿电压与栅极氧化物电场没有退化。本发明还涉及所述非对称沟槽栅SiCIGBT器件的制备方法，该制备工艺简单。
-
-
-
-
-
-
Search Results
7
records
(took 0.03 seconds)
