-
公开(公告)号：CN115527848A
公开(公告)日：2022-12-27
申请号：CN202110706098.2
申请日：2021-06-24
Applicant: 中国科学院微电子研究所
IPC: H01L21/3065 , H01L21/033
Abstract: 本发明涉及一种SiC沟槽的刻蚀方法，属于半导体加工技术领域，用于解决刻蚀后沟槽的侧壁粗糙度远高于外延和抛光过的晶圆表面，过高的粗糙度会降低导电沟道的迁移率和栅氧可靠性的问题。所述方法包括：在碳化硅基质表面制备图形化的掩膜层；对所述掩膜层进行图形优化；利用所述图形优化后的掩膜层对所述碳化硅基质进行刻蚀。本发明提供的技术方案能够降低刻蚀后碳化硅的侧壁粗糙度和表面波纹度，并保证器件的电学性能。
-
公开(公告)号：CN109768091A
公开(公告)日：2019-05-17
申请号：CN201910192344.X
申请日：2019-03-13
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种双沟槽SS-SiC MOSFET结构，包括：一碳化硅衬底；依次堆叠在衬底之上的一碳化硅N型电子漂移外延层、一碳化硅N型电流扩展外延层、一碳化硅P型基区层、一碳化硅N型重掺杂层、两个对称分布、从碳化硅N型重掺杂层顶部延伸到碳化硅N型电流扩展外延层中的碳化硅源极P型重掺杂离子注入区；两个在碳化硅源极P型重掺杂离子注入区内的源极沟槽；一位于中心的栅极沟槽；一位于栅极沟槽下的P型遮蔽区；一包覆栅极沟槽的二氧化硅层；一栅极多晶硅层。本发明提出的双沟槽SS-SiC MOSFET结构，通过短P型遮蔽区和浅源极沟槽的设计，可以实现在不损失器件的耐压能力的同时，提高器件的电流能力。
-
公开(公告)号：CN118412274A
公开(公告)日：2024-07-30
申请号：CN202311450648.4
申请日：2023-11-02
Applicant: 中国科学院微电子研究所
IPC: H01L21/3065 , H01L21/308 , H01L21/67 , H01L29/06
Abstract: 本发明提供了一种SiC刻蚀方法和SiC器件。本发明的SiC刻蚀方法包括如下步骤：S1：在SiC衬底上制备掩膜层并进行图形化；S2：采用电感耦合等离子体对SiC衬底进行刻蚀，刻蚀条件包括：ICP功率为750～800W，RF功率为100～200W，腔体压力为2～2.5Pa，刻蚀气体包括SF6、O2和Ar，刻蚀气体中SF6、O2和Ar之间的气体流量比为(1～2)：(1～3)：(1～3)。本发明的SiC刻蚀方法能够消除SiC刻蚀时产生的微沟槽，从而保证了SiC器件的性能及可靠性。
-
公开(公告)号：CN108063088A
公开(公告)日：2018-05-22
申请号：CN201711041879.4
申请日：2017-10-30
Applicant: 中国科学院微电子研究所
IPC: H01L21/04
Abstract: 本发明提供了一种SiC衬底的图形化方法。该图形化方法包括以下步骤：S1，在SiC衬底的表面形成刻蚀窗口，对应刻蚀窗口的SiC衬底的表面裸露；S2，形成覆盖于刻蚀窗口的金属层，使与SiC衬底接触的金属层与SiC衬底发生硅化反应形成合金过渡层；以及S3，湿法腐蚀去除合金过渡层和未反应的金属层，得到腐蚀区域与刻蚀窗口对应的图形化衬底。上述图形化方法能够使图形化后的SiC衬底能够具有较大的腐蚀深度；并且，上述图形化方法所采用的工艺与现有Si工艺相兼容，也能够兼顾各向同性和各向异性的腐蚀形貌需求；另外，由于上述图形化方法主要采用湿法腐蚀，从而能够有效地避免干法刻蚀工艺对衬底材料带来的刻蚀损伤。
-
公开(公告)号：CN109768091B
公开(公告)日：2022-05-20
申请号：CN201910192344.X
申请日：2019-03-13
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种双沟槽SS‑SiC MOSFET结构，包括：一碳化硅衬底；依次堆叠在衬底之上的一碳化硅N型电子漂移外延层、一碳化硅N型电流扩展外延层、一碳化硅P型基区层、一碳化硅N型重掺杂层、两个对称分布、从碳化硅N型重掺杂层顶部延伸到碳化硅N型电流扩展外延层中的碳化硅源极P型重掺杂离子注入区；两个在碳化硅源极P型重掺杂离子注入区内的源极沟槽；一位于中心的栅极沟槽；一位于栅极沟槽下的P型遮蔽区；一包覆栅极沟槽的二氧化硅层；一栅极多晶硅层。本发明提出的双沟槽SS‑SiC MOSFET结构，通过短P型遮蔽区和浅源极沟槽的设计，可以实现在不损失器件的耐压能力的同时，提高器件的电流能力。
-
Patent Agency Ranking
公开(公告)号：CN108336129B
公开(公告)日：2021-09-21
申请号：CN201810032255.4
申请日：2018-01-12
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/872 , H01L21/329
Abstract: 本申请提供了一种超级结肖特基二极管与其制作方法。该超级结肖特基二极管包括：N+型衬底；N型外延层，设置在N+型衬底的表面上，N型外延层中具有依次叠置设置的P区和P+区，P+区的远离P区的表面为N型外延层的部分表面；正面金属层，设置在N型外延层的远离N+型衬底的至少部分表面上，以使正面金属层与N型外延层形成肖特基结。该超级结肖特基二极管的反向击穿电压较大，能够应用于高压领域中。
-
公开(公告)号：CN108336129A
公开(公告)日：2018-07-27
申请号：CN201810032255.4
申请日：2018-01-12
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/872 , H01L21/329
Abstract: 本申请提供了一种超级结肖特基二极管与其制作方法。该超级结肖特基二极管包括：N+型衬底；N型外延层，设置在N+型衬底的表面上，N型外延层中具有依次叠置设置的P区和P+区，P+区的远离P区的表面为N型外延层的部分表面；正面金属层，设置在N型外延层的远离N+型衬底的至少部分表面上，以使正面金属层与N型外延层形成肖特基结。该超级结肖特基二极管的反向击穿电压较大，能够应用于高压领域中。
-
公开(公告)号：CN115083935A
公开(公告)日：2022-09-20
申请号：CN202110260542.2
申请日：2021-03-10
Applicant: 中国科学院微电子研究所
IPC: H01L21/66 , H01L29/16 , H01L29/423 , H01L29/78
Abstract: 本发明提供了一种碳化硅沟槽侧壁粗糙度的测量方法，该测量方法通过有效的制样工艺方法将垂直方向的待测量沟槽侧壁的形貌特征转变为一个水平方向的平面粗糙度的形貌特征，之后再进行侧壁粗糙度的测量，并且，该测量方法可以实现对小尺寸特别是1um及以下槽宽的碳化硅沟槽侧壁的粗糙度进行精确测量，且测量难度很低。
-
公开(公告)号：CN109545855A
公开(公告)日：2019-03-29
申请号：CN201811381503.2
申请日：2018-11-19
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/16 , H01L29/423
Abstract: 本发明公布了一种碳化硅双沟槽MOSFET器件有源区的制备方法。该方法只需通过两次光刻即可实现栅沟槽、源沟槽的两次刻蚀以及P-、P+和N+有源区的三次离子注入。其中，栅沟槽刻蚀和P-、N+注入通过一次光刻和两次自对准工艺实现；源沟槽和P+注入通过一次光刻和一次自对准工艺实现。该方法具有制作精度高且工艺成本低的特点。
-
公开(公告)号：CN118800652A
公开(公告)日：2024-10-18
申请号：CN202310396028.0
申请日：2023-04-13
Applicant: 中国科学院微电子研究所
IPC: H01L21/3065 , H01L21/04 , H01L21/67
Abstract: 本发明公开一种碳化硅沟槽刻蚀方法，涉及半导体器件制造技术领域，以解决微沟槽结构导致碳化硅器件耐压能力下降、可靠性降低的问题。所述碳化硅沟槽刻蚀方法包括在SiC衬底上刻蚀形成第一SiC沟槽，第一SiC沟槽的底部具有微沟槽结构；对第一SiC沟槽的底部进行刻蚀，形成第二SiC沟槽，以消除微沟槽结构。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.024 seconds)
