公开(公告)号：CN1527322A

公开(公告)日：2004-09-08

申请号：CN200410007494.2

申请日：2004-03-05

Applicant: 尔必达存储器株式会社

Inventor： 江户幸子

IPC: G11C11/34 ,  G11C7/22

CPC classification number: G11C7/222 ,  G11C7/1072 ,  G11C7/22 ,  G11C2207/2254

Abstract: 一种同步型半导体存储设备包括：存储单元阵列(13)，其中存储单元排列在矩阵中；行地址解码器(12)，其响应于字激活信号，基于行地址来激活在所述存储单元阵列中的字线中的一个；列解码器(11)，其基于列地址来激活在所述存储单元阵列中的位线对中的一对；和检测放大器电路(14)，其响应于检测放大器激活信号，来放大在该已激活位线对上的电压差。该同步型半导体存储设备进一步包括：时钟数据存储部分(31)，其存储表示外部时钟信号的频率或周期的时钟数据；和控制部分(21)，其基于行地址选通信号来产生字激活信号，并响应于与外部时钟信号同步的内部时钟信号、基于时钟数据和行地址选通信号，来产生检测放大器激活信号。

公开(公告)号：CN1499378A

公开(公告)日：2004-05-26

申请号：CN200310104555.2

申请日：2003-10-31

Applicant: 尔必达存储器株式会社

Inventor： 船场诚司 ,  西尾洋二

IPC: G06F12/06 ,  G06F13/00

CPC classification number: G11C5/063

Abstract: 一种存储器模块，其包括至少一个CAR和多个设置的DRAM，以使多个DRAM在模块基底的一个表面和另一表面上彼此相近和相邻。DRAM被分为多个存储器组。这些存储器组的彼此相邻的存储器组彼此配对。这对存储器组中的一个是1阶存储器组，且另一个是2阶存储器组。这对存储器组通过具有有一短的短线的T形分支结构的短线路连接到CAR上。在信号接收侧的存储器组对中的一个执行开放端的职责。该主动终止由在信号非接收侧的存储器组对中另一个的终端电阻执行。于是，能够减少信号反射。

公开(公告)号：CN1497414A

公开(公告)日：2004-05-19

申请号：CN200310100739.1

申请日：2003-10-08

Applicant: 尔必达存储器株式会社

Inventor： 吉田博康 ,  大石贯时

IPC: G06F3/00 ,  G06F13/42

CPC classification number: G11C7/02 ,  G11C7/1006

Abstract: 本发明公开了一种数据转换电路和应用该电路的半导体装置，其中，数据比较装置(21、22、…2P)、多数判断装置(31、32、…3P)、转换标志生成装置(41、42、…4P)、以及数据转换装置(51、52、…5P)各有P个，使它们分别在一个周期内并行动作。进而，生成转换标志40k，该转换标志40k表示是否转换并行数据(101、102、…10P)并将其输出；从转换标志生成装置(41、42、…4P)的输出和该周期的前一个转换标志生成装置(4P)的输出计算出转换标志(401、402、…40P)。利用本发明，可以减少输出的转换信号数，实现数据转换功能，使定时设计变得容易。

公开(公告)号：CN1405650A

公开(公告)日：2003-03-26

申请号：CN02131644.9

申请日：2002-09-12

Applicant: 尔必达存储器株式会社

Inventor： 高井康浩

IPC: G06F1/00 ,  G06F1/20 ,  H03K5/135 ,  H03K19/0175

CPC classification number: H03K5/131 ,  H03K5/133 ,  H03K5/15046 ,  H03L7/0814 ,  H03L7/089

Abstract: 本发明提供一种缩减电路规模和工作电流，并能实现高精度插补的插补电路和DLL。插补电路，按已设定的内分比对所输入的第1及第2信号FINO、FINE的相位差进行内分处理，并输出和内分处理后的数值相对应的延迟时间的输出信号，其构成包括：逻辑电路OR1，输入第1及第2信号并输出规定的逻辑运算结果；开关器件MP1，插入在连接输出端子OUT的接点N1和电源VDD间，利用逻辑电路OR1的输出信号进行导通及截止控制；波形合成单元1，由电流源MN2和用第1信号控制导通及截止的开关器件MN4组成的串联电路，和由电流源MN3和用第2信号控制导通及截止的开关器件MN5组成的串联电路并联连接在接点OUT和电源VSS间；偏置控制单元2，根据规定内分比的控制信号SEL0～SEL2来控制电流电路中的开关的导通、截止，并使合计电流值的第1、第2的电流值I1、I2分别流向电流源MN2、MN3。

公开(公告)号：CN102820222A

公开(公告)日：2012-12-12

申请号：CN201210296623.9

申请日：2009-02-18

Applicant: 东京毅力科创株式会社 ,  尔必达存储器株式会社

Inventor： 河野有美子 ,  有马进 ,  柿本明修 ,  广田俊幸 ,  清村贵利

IPC: H01L21/316 ,  C23C16/40 ,  H01L21/31 ,  H01L21/8242 ,  H01L27/108

CPC classification number: C23C16/409 ,  C23C16/45531 ,  H01G4/1227 ,  H01L21/31691 ,  H01L28/55

Abstract: 作为第一有机金属化合物原料，使用蒸气压低且有机配体容易被氧化剂分解而产生CO的化合物，作为第二有机金属化合物原料，使用金属醇盐，作为氧化剂，使用气态的O3或者O2，将它们导入处理容器内而在基板上形成AxByOz型的氧化物膜，在即将导入氧化剂之前，必须导入上述第二有机金属化合物原料。

公开(公告)号：CN102703877A

公开(公告)日：2012-10-03

申请号：CN201210082649.3

申请日：2012-03-26

Applicant: 尔必达存储器株式会社 ,  东京毅力科创株式会社

Inventor： 两角友一朗 ,  菅原卓也 ,  秋山浩二 ,  菱屋晋吾 ,  广田俊幸 ,  清村贵利

IPC: C23C16/40 ,  C23C16/44 ,  C23C16/455 ,  H01L21/316 ,  H01L21/8242

CPC classification number: H01L21/02189 ,  C23C16/18 ,  C23C16/405 ,  C23C16/45529 ,  H01L21/02186 ,  H01L21/022 ,  H01L21/0228 ,  H01L28/40 ,  H01L29/66181

Abstract: 本发明涉及成膜含有氧化锆膜的电介质膜的方法，该方法具有：供给由在结构中含有环戊二烯基环的锆化合物构成的锆原料和氧化剂，在被处理基板上成膜氧化锆膜的工序；供给由在结构中含有环戊二烯基环的钛化合物构成的钛原料和氧化剂，在上述氧化锆膜上成膜氧化钛膜的工序。

公开(公告)号：CN101043214B

公开(公告)日：2012-05-09

申请号：CN200610162423.9

申请日：2004-08-02

Applicant: 尔必达存储器株式会社

Inventor： 高井康浩 ,  小林胜太郎

IPC: H03L7/081 ,  H03L7/087 ,  G06F1/10 ,  G11C11/407 ,  H03K5/13

CPC classification number: H03K5/133 ,  H03K5/135 ,  H03K2005/00058 ,  H03K2005/00241 ,  H03K2005/00247 ,  H03K2005/00273 ,  H03L7/0814 ,  H03L7/087

Abstract: 一种延迟电路，包括：具有多级延迟单元的延迟电路串；根据控制信号控制导通、截止的第1开关；和与控制信号对应的级数的延迟单元的输出连接，在输入信号的上升沿和下降沿的一方的跃变沿通过与选择控制信号对应的级数时导通，使共用节点从一逻辑值跃变到另一逻辑值的第2开关；生成上升和下降的信号的信号生成电路；按输入信号的上升沿和下降沿的另一个的跃变，把共用节点设定为一逻辑值的控制电路，由与奇数级的延迟单元的输出连接的第2开关和相应的第1开关构成的串联电路与第1共用节点连接，由与偶数级的延迟单元的输出连接的第2开关和相应的第1开关构成的串联电路与第2共用节点连接；对于第1及第2共用节点，备有各信号生成电路。

公开(公告)号：CN1722301B

公开(公告)日：2012-04-25

申请号：CN200510078130.8

申请日：2005-06-13

Applicant: 尔必达存储器株式会社

Inventor： 藤间志郎

IPC: G11C11/409 ,  G11C11/419 ,  G11C8/00

CPC classification number: G11C8/08

Abstract: 本发明提供一种具有电路规模小、稳定进行动作的字线驱动电路的半导体存储装置。具有：向第1电位驱动字线信号(15)的第1驱动电路(11)；向第2电位驱动字线信号(15)的第2驱动电路(12)；向第3电位驱动字线信号(15)的第3驱动电路(13)；以及驱动控制电路(14)。驱动控制电路(14)在输入信号(16)为第1逻辑值时使第1驱动电路(11)进行动作，在输入信号(16)从第1逻辑值跃迁至第2逻辑值时使第2驱动电路(12)进行动作，在检测出向第2电位驱动了字线驱动信号(15)这一情况时使第3驱动电路(13)进行动作。

公开(公告)号：CN102089872A

公开(公告)日：2011-06-08

申请号：CN200980105722.0

申请日：2009-02-18

Applicant: 东京毅力科创株式会社 ,  尔必达存储器株式会社

Inventor： 河野有美子 ,  有马进 ,  柿本明修 ,  广田俊幸 ,  清村贵利

IPC: H01L21/316 ,  C23C16/40 ,  H01L21/31 ,  H01L21/8242 ,  H01L27/108

CPC classification number: C23C16/409 ,  C23C16/45531 ,  H01G4/1227 ,  H01L21/31691 ,  H01L28/55

Abstract: 作为第一有机金属化合物原料，使用蒸气压低且有机配体容易被氧化剂分解而产生CO的化合物，作为第二有机金属化合物原料，使用金属醇盐，作为氧化剂，使用气态的O3或者O2，将它们导入处理容器内而在基板上形成AxByOz型的氧化物膜，在即将导入氧化剂之前，必须导入上述第二有机金属化合物原料。

公开(公告)号：CN101971303A

公开(公告)日：2011-02-09

申请号：CN200880103167.3

申请日：2008-09-02

Applicant: 东京毅力科创株式会社 ,  尔必达存储器株式会社

Inventor： 河野有美子 ,  有马进 ,  柿本明修 ,  广田俊幸 ,  清村贵利

IPC: H01L21/316 ,  C23C16/40 ,  H01L21/8242 ,  H01L27/108

CPC classification number: H01L21/0228 ,  C23C16/409 ,  C23C16/45531 ,  H01L21/02197 ,  H01L21/31604 ,  H01L21/31691 ,  H01L21/67115 ,  H01L21/68742 ,  H01L28/55

Abstract: 本发明提供Sr-Ti-O系膜的成膜方法，以膜中的Sr与Ti的比率Sr/Ti按原子数比计为1.2～3的方式进行成膜后，在含有0.001％～80％的O2的气氛中，在500℃以上进行退火。此外，以包含将多个SrO膜成膜阶段和多个TiO膜成膜阶段多次连续进行这样的次序的方式，多次进行上述SrO膜成膜阶段和上述TiO膜成膜阶段。进而，在使Sr吸附后、使Sr氧化时，使用O3和H2O作为氧化剂。