公开(公告)号：CN101964195A

公开(公告)日：2011-02-02

申请号：CN201010234468.9

申请日：2010-07-20

Applicant: 株式会社日立制作所 ,  富士电机电子技术株式会社 ,  国立大学法人东北大学

Inventor： 佐山淳一 ,  根本广明 ,  井手浩 ,  片冈弘康 ,  高桥伸幸 ,  岛津武仁 ,  北上修 ,  冈本聪 ,  青井基

IPC: G11B5/65

CPC classification number: G11B5/656 ,  G11B5/65 ,  G11B5/7315 ,  G11B5/7325

Abstract: 本发明提供一种磁记录介质，所记录的磁信号的稳定性优异并且可进行基于热辅助磁记录方式的磁信号记录。将磁记录层(50)应用于磁记录介质(1)，所述磁记录层(50)包含Pt含量为44at％以上55at％以下并且Ni/(Co+Ni)的原子含量比为0.64以上0.8以下的Co-Ni-Pt合金的强磁性晶粒。就该磁记录介质(1)而言，构成磁记录层(50)的上述Co-Ni-Pt合金由于在常温下具有非常高的各向异性磁场，因此所记录的磁信号的稳定性极其优异。另外，就该磁记录介质(1)而言，构成磁记录层(50)的上述Co-Ni-Pt合金由于具有适当的温度范围的居里点，因此可通过热辅助磁记录方式来进行信号记录。

公开(公告)号：CN101663705A

公开(公告)日：2010-03-03

申请号：CN200880012609.3

申请日：2008-03-06

Applicant: 富士电机电子技术株式会社

Inventor： 佐藤启 ,  竹野入俊司 ,  酒井泰志

IPC: G11B5/66 ,  G11B5/738 ,  G11B5/65

CPC classification number: G11B5/66 ,  G11B5/65

Abstract: 提供一种垂直磁记录介质，能够在不减损热稳定性的情况下更容易地在该介质上执行记录。该垂直磁记录介质中，在非磁性基体(1)上按顺序至少层积软磁性背衬层(2)、底层(3)和磁性记录层。该磁性记录层至少具有第一磁性记录层(5)、第二磁性记录层(7)和第三磁性记录层(8)。在第一磁性记录层(5)和第二磁性记录层(7)之间形成耦合层(6)。中间夹有耦合层(6)的第一磁性记录层(5)和第二磁性记录层(7)铁磁耦合并且具有粒状结构。第一磁性记录层(5)、第二磁性记录层(7)和第三磁性记录层(8)在垂直于该非磁性基体表面的方向上具有易磁化轴。

公开(公告)号：CN101640171A

公开(公告)日：2010-02-03

申请号：CN200910161180.0

申请日：2009-07-31

Applicant: 富士电机电子技术株式会社

Inventor： 山口一哉

IPC: H01L21/20 ,  H01L21/027 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/66333 ,  H01L29/66712 ,  H01L29/7395

Abstract: 一种包括沟槽形成工艺的半导体器件制造方法，其中沟槽用具有高结晶度的外延层掩埋，同时掩模氧化膜保持未去除。在n型硅衬底的表面上形成n型半导体，且在n型半导体的表面上形成掩模氧化膜和掩模氮化膜(掩模层叠膜)。接着，通过光刻和蚀刻使得掩模层叠膜形成开口，且在硅衬底中形成沟槽。然后，使余下的掩模层叠膜的宽度变窄，藉此使n型半导体的靠近沟槽的开口末端的部分(第二暴露部分)暴露。在此状态下，沟槽用p型半导体掩埋，藉此防止掩模层叠膜的表面被p型半导体覆盖。而且，从n型半导体的第二暴露部分生长p型半导体，藉此防止在p型半导体的表面上形成V形凹槽。

公开(公告)号：CN100570715C

公开(公告)日：2009-12-16

申请号：CN200510083319.6

申请日：2005-07-05

Applicant: 富士电机电子技术株式会社

Inventor： 竹野入俊司 ,  酒井泰志

IPC: G11B5/66 ,  G11B5/673

CPC classification number: G11B5/66 ,  G11B5/65

Abstract: 本发明的目的是提供一种垂直磁记录介质，通过减弱转换场提高易记录性，而不会破坏热稳定性。本发明的垂直磁记录介质中包括第一磁记录层5和第二磁记录层7，其间插入耦合层6，使两者铁磁耦合。第一和第二磁记录层在Hk1＞Hk2时满足不等式Ku1T1＞Ku2T2，在Hk1＜Hk2时满足不等式Ku1T1＜Ku2T2，其中Hk1和Hk2是各向异性磁场强度，Ku1和Ku2是单轴各向异性常数，T1和T2分别是第一和第二磁记录层的厚度。磁记录层之间的交换耦合能量优选是至少5×10-3尔格/平方厘米。耦合层优选主要由选自V，Cr，Fe，Co，Ni，Cu，Nb，Mo，Ru，Rh，Ta，W，Re和Ir的一种材料构成，厚度不超过2纳米。优选至少一个磁记录层具有颗粒结构。

公开(公告)号：CN101587870A

公开(公告)日：2009-11-25

申请号：CN200910145568.1

申请日：2009-05-25

Applicant: 富士电机电子技术株式会社

Inventor： 両角朗

IPC: H01L23/40 ,  H01L23/14

CPC classification number: H01L23/473 ,  H01L23/24 ,  H01L23/3735 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/19107 ,  H05K1/0306 ,  H05K3/0061 ,  H05K3/341 ,  H05K3/3463 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供一种半导体器件，该半导体器件包括：绝缘衬底；安装在绝缘衬底的第一主表面上的至少一个半导体元件；以及散热器，该散热器通过焊料构件结合到绝缘衬底的与其上安装有半导体器件的第一主表面相反的第二主表面，其中：该焊料构件包含至少锡和锑；并且焊料构件的锑含量在大于等于7％重量且小于等于15％重量的范围内。因而，半导体器件的可靠性得到改进。

公开(公告)号：CN100559476C

公开(公告)日：2009-11-11

申请号：CN200410086640.5

申请日：2004-11-19

Applicant: 富士电机电子技术株式会社

Inventor： 竹野人俊司 ,  酒井泰志

IPC: G11B5/66 ,  G11B5/84 ,  G11B5/85

CPC classification number: G11B5/851 ,  G11B5/64 ,  G11B5/65 ,  G11B5/656

Abstract: 本发明涉及安装在各种磁记录设备上的垂直磁记录介质和制造该介质的方法。本发明的目的是通过增强信号输出和降低噪声来提高S/N(信号输出与噪声之比)。本发明的另一个目的是提供适合大规模生产的简单的制造方法，并且通过提高记录分辨率提供一种高记录密度的介质。在本发明的垂直磁记录介质中，在磁记录层中的每个磁性晶粒具有多层叠层结构，并且具有类似截锥形的构形，其中在最终阶段沉积在薄膜表面侧的最终层的晶粒的直径小于在初始阶段沉积在衬底侧的初始层的晶粒的直径。

公开(公告)号：CN101505134A

公开(公告)日：2009-08-12

申请号：CN200910001526.0

申请日：2009-01-09

Applicant: 国立大学法人长冈技术科学大学 ,  富士电机电子技术株式会社

Inventor： 伊东淳一 ,  岩堀道雄 ,  鹢头政和

IPC: H02P27/06 ,  H02M7/00

CPC classification number: H02P27/04 ,  B60L11/18 ,  B60L2210/20 ,  B60L2210/42 ,  H02M7/217 ,  H02P9/48 ,  Y02T10/642 ,  Y02T10/7005 ,  Y02T10/7241 ,  Y02T10/725

Abstract: 本发明提供一种交流电动机驱动电路以及电力车驱动电路。不需要使用直流斩波电路内的大容量的电抗器，实现电路的小型化。在交流发电机(1)的输出上设置电流型整流电路(2)，在整流电路(2)的输出上通过电压型逆变器(3)连接交流电动机(4)，并且在整流电路(2)的输出上串联连接两个将开关元件与二极管反向并联的桥臂(6)，并将能够进行电力的供给和吸收的直流电源(5)的一个端子连接到桥臂(6)的中间点上，将其另一个端子连接到电动机线圈的中性点上，从而解决所记载的问题。

公开(公告)号：CN101499473A

公开(公告)日：2009-08-05

申请号：CN200910009837.1

申请日：2009-01-24

Applicant: 株式会社电装 ,  富士电机电子技术株式会社

Inventor： 小山雅纪 ,  冈部好文 ,  浅井诚 ,  藤井岳志 ,  吉川功

IPC: H01L27/082 ,  H01L23/535 ,  H01L29/72 ,  H01L29/40

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管。一种具有IGBT的半导体器件包括：衬底(1)；衬底上的漂移层(2)和基极层(3)；穿透基极层以将基极层分成基极部分(3a－3d)的沟槽(4)；一个基极部分中的发射极区(5)；沟槽中的栅极元件(7a－7c)；发射极电极(15)；以及集电极电极(16)。所述一个基极部分提供沟道层(3a)，另一基极部分提供没有发射极区的浮置层(3b－3d)。栅极元件包括与沟道层相邻的栅电极(7a)和与浮置层相邻的虚设栅电极(7b－7c)。浮置层包括与沟道层相邻的第一浮置层(3b)以及远离沟道层的第二浮置层(3c)。虚设栅电极和第一浮置层与基极层上的第一浮置布线(12)电耦合。虚设栅电极与第二浮置层隔离开。

公开(公告)号：CN100524811C

公开(公告)日：2009-08-05

申请号：CN200410088700.7

申请日：2004-11-15

Applicant: 富士电机电子技术株式会社

Inventor： 大月正人 ,  百田圣自 ,  胁本博树

IPC: H01L29/739 ,  H01L29/78

CPC classification number: H01L29/0696 ,  H01L29/7397

Abstract: 本发明提供一种满足导通损耗和放射噪声双方的标准的绝缘栅型半导体装置，其解决方案如下；通过沟道(21)将p型基极层(20)分成多个p型基极区域(9、10、12)，而且使没有n型源极区(3)的p型基极区(10、12)之中的一部分的p型基极区域(12)和发射极(7)经分别设置在沟道(21)的终端部附近和活性区域内的栅电极流道(14)两侧的接触孔(11)电连接，此外，在用N1表示没有n型源极区(3)的p型基极区域(10、12)之中的、与发射极电连接的p型基极区域(12)的数，用N2表示与发射级绝缘的p型基极区域(10)的数时，N1和N2应当满足25≤{N1/(N1+N2)}×100≤75。

公开(公告)号：CN101494223A

公开(公告)日：2009-07-29

申请号：CN200910009888.4

申请日：2009-01-22

Applicant: 富士电机电子技术株式会社

Inventor： 根本道生 ,  中泽治雄

IPC: H01L27/105 ,  H01L27/102 ,  H01L21/8249 ,  H01L21/268

CPC classification number: H01L29/7397 ,  H01L21/263 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66348

Abstract: 本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后，研磨FZ晶片的背面。然后，用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面，从而形成N+第一缓冲层2以及N第二缓冲层12。然后，P+集电极层3以及集电电极9在经质子照射表面形成。从N+第一缓冲层2的净掺杂浓度被局部最大化的位置到P+集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。