公开(公告)号：CN112242483A

公开(公告)日：2021-01-19

申请号：CN201910653783.6

申请日：2019-07-19

Applicant: 联华电子股份有限公司

Inventor： 王慧琳 ,  翁宸毅 ,  刘盈成 ,  李怡慧 ,  谢晋阳 ,  施易安 ,  张境尹 ,  曾奕铭 ,  王裕平

IPC: H01L43/08 ,  G11C11/16

Abstract: 本发明公开一种磁阻式随机存储器结构，其包括多个存储单元阵列区、多个磁阻式随机存取存储器单元设置于该存储单元阵列区中、一氮化硅衬层共形地覆盖在该多个磁阻式随机存取存储器单元之上、一原子层沉积介电层覆盖在该存储单元阵列区中的该氮化硅衬层上，其中该原子层沉积介电层的表面呈曲面型态下凹延伸至该些存储单元阵列区的边界的该氮化硅衬层处、以及一超低介电常数介电层覆盖在该原子层沉积介电层上。

公开(公告)号：CN112234139A

公开(公告)日：2021-01-15

申请号：CN201910634906.1

申请日：2019-07-15

Applicant: 联华电子股份有限公司

Inventor： 王慧琳 ,  翁宸毅 ,  谢晋阳 ,  李怡慧 ,  刘盈成 ,  施易安 ,  张境尹 ,  曾奕铭 ,  王裕平 ,  林建廷 ,  何坤展 ,  邹宜勋 ,  李昌珉 ,  曾译苇 ,  赖育聪 ,  谢军

IPC: H01L43/08 ,  H01L43/02 ,  H01L27/22

Abstract: 本发明公开一种磁阻式随机存取存储器及其制作方法，其中该磁阻式随机存储器包括下电极层，位于一基底上方、磁隧穿结叠层，位于该下电极层上方、以及上电极层，位于该磁隧穿结叠层上方，其中该上电极层的材料为氮化钛，该氮化钛中氮成分的比例从该上电极层的顶面往底面递减。

公开(公告)号：CN111969103A

公开(公告)日：2020-11-20

申请号：CN201910418706.2

申请日：2019-05-20

Applicant: 联华电子股份有限公司

Inventor： 王慧琳 ,  翁宸毅 ,  曾译苇 ,  谢晋阳 ,  张境尹 ,  李怡慧 ,  刘盈成 ,  施易安 ,  曾奕铭 ,  王裕平

IPC: H01L43/08 ,  H01L43/12 ,  G11C11/16

Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，主要先形成一磁性隧道结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一衬垫层于该MTJ上，形成一第二衬垫层于该第一衬垫层上，形成一金属间介电层于该MTJ上，形成一金属内连线于该金属间介电层、该第二衬垫层以及该第一衬垫层内并电连接该MTJ，其中该第一衬垫层以及该第二衬垫层包含不同材料。

公开(公告)号：CN111146332A

公开(公告)日：2020-05-12

申请号：CN201811306131.7

申请日：2018-11-05

Applicant: 联华电子股份有限公司

Inventor： 翁宸毅 ,  张境尹 ,  王慧琳 ,  谢晋阳

IPC: H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 本发明公开一种半导体装置以及其制作方法，该半导体装置的制作方法包括下列步骤，在基底上形成第一金属间介电层。在第一金属间介电层上形成盖层。在基底上形成连接结构贯穿盖层与第一金属间介电层。在连接结构与盖层上形成磁性隧穿结堆叠。对磁性隧穿结堆叠进行图案化制作工艺，以于连接结构上形成磁性隧穿结结构并移除盖层。在第一金属间介电层上形成第二金属间介电层。第二金属间介电层围绕磁性隧穿结结构。一种半导体装置包括基底、连接结构、第一金属间介电层、磁性隧穿结结构与第二金属间介电层。第一金属间介电层的介电常数低于第二金属间介电层的介电常数。

公开(公告)号：CN110890460A

公开(公告)日：2020-03-17

申请号：CN201811044897.2

申请日：2018-09-07

Applicant: 联华电子股份有限公司

Inventor： 翁宸毅 ,  张境尹

IPC: H01L43/12 ,  H01L43/08 ,  H01L27/22

Abstract: 本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法主要先形成一磁性隧穿接面(magnetic tunneling junction,MTJ)于一基底上，然后形成一衬垫层于该MTJ上，去除部分衬垫层以形成一开口暴露该MTJ，之后再形成一导电层于开口内，其中导电层上表面切齐衬垫层上表面。

公开(公告)号：CN109494214A

公开(公告)日：2019-03-19

申请号：CN201710811713.X

申请日：2017-09-11

Applicant: 联华电子股份有限公司

Inventor： 翁宸毅 ,  黄士哲 ,  杨清利 ,  张志圣

IPC: H01L23/528 ,  H01L23/522 ,  H01L21/768

CPC classification number: H01L23/5329 ,  H01L23/5222 ,  H01L23/5283 ,  H01L21/76838 ,  H01L23/5228

Abstract: 本发明公开一种半导体装置的连接结构以及其制作方法。半导体装置的连接结构，包括层间介电层、顶部金属结构以及保护层。层间介电层设置于基底上。顶部金属结构设置于层间介电层上。顶部金属结构包括一底部以及一顶部。顶部设置于底部上，底部具有一第一侧壁，而顶部具有一第二侧壁。第一侧壁的斜率大于第二侧壁的斜率。保护层共形地设置于第二侧壁上、第一侧壁上以及层间介电层的上表面上。