-
Patent Agency Ranking
公开(公告)号：CN109494214B
公开(公告)日：2021-05-04
申请号：CN201710811713.X
申请日：2017-09-11
Applicant: 联华电子股份有限公司
IPC: H01L23/528 , H01L23/522 , H01L21/768
Abstract: 本发明公开一种半导体装置的连接结构以及其制作方法。半导体装置的连接结构，包括层间介电层、顶部金属结构以及保护层。层间介电层设置于基底上。顶部金属结构设置于层间介电层上。顶部金属结构包括一底部以及一顶部。顶部设置于底部上，底部具有一第一侧壁，而顶部具有一第二侧壁。第一侧壁的斜率大于第二侧壁的斜率。保护层共形地设置于第二侧壁上、第一侧壁上以及层间介电层的上表面上。
-
公开(公告)号：CN110858578B
公开(公告)日：2021-07-13
申请号：CN201810967619.8
申请日：2018-08-23
Applicant: 联华电子股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本发明公开一种管芯封环及其制造方法，其中上述管芯封环包括基底、介电层与多个导体层。介电层设置在基底上。导体层堆叠在基底上，且位于介电层中。每个导体层包括第一导体部与第二导体部。第二导体部设置在第一导体部上。第一导体部的宽度小于第二导体部的宽度。在第一导体部的侧壁与介电层之间具有第一气隙。在第二导体部的侧壁与介电层之间具有第二气隙。上述管芯封环及其制造方法可有效地防止在进行管芯切割时所产生的裂缝对电路结构造成损害。
-
公开(公告)号：CN110858578A
公开(公告)日：2020-03-03
申请号：CN201810967619.8
申请日：2018-08-23
Applicant: 联华电子股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本发明公开一种管芯封环及其制造方法，其中上述管芯封环包括基底、介电层与多个导体层。介电层设置在基底上。导体层堆叠在基底上，且位于介电层中。每个导体层包括第一导体部与第二导体部。第二导体部设置在第一导体部上。第一导体部的宽度小于第二导体部的宽度。在第一导体部的侧壁与介电层之间具有第一气隙。在第二导体部的侧壁与介电层之间具有第二气隙。上述管芯封环及其制造方法可有效地防止在进行管芯切割时所产生的裂缝对电路结构造成损害。
-
公开(公告)号：CN109494214A
公开(公告)日：2019-03-19
申请号：CN201710811713.X
申请日：2017-09-11
Applicant: 联华电子股份有限公司
IPC: H01L23/528 , H01L23/522 , H01L21/768
CPC classification number: H01L23/5329 , H01L23/5222 , H01L23/5283 , H01L21/76838 , H01L23/5228
Abstract: 本发明公开一种半导体装置的连接结构以及其制作方法。半导体装置的连接结构，包括层间介电层、顶部金属结构以及保护层。层间介电层设置于基底上。顶部金属结构设置于层间介电层上。顶部金属结构包括一底部以及一顶部。顶部设置于底部上，底部具有一第一侧壁，而顶部具有一第二侧壁。第一侧壁的斜率大于第二侧壁的斜率。保护层共形地设置于第二侧壁上、第一侧壁上以及层间介电层的上表面上。
-
公开(公告)号：CN116936489A
公开(公告)日：2023-10-24
申请号：CN202210375520.5
申请日：2022-04-11
Applicant: 联华电子股份有限公司
IPC: H01L23/31 , H01L23/528 , H01L21/56 , H01L21/768
Abstract: 本发明提供一种半导体结构及其制造方法。半导体结构包括衬底、第一介电层、第二介电层、密封环结构与保护层。第一介电层位于衬底上。第二介电层位于第一介电层上。密封环结构包括第一互连线结构与第二互连线结构。第一互连线结构位于第一介电层中。第二互连线结构位于第二介电层中且连接至第一互连线结构。保护层位于密封环结构与第二介电层上。保护层具有间隔件部。间隔件部覆盖第二介电层的侧壁与部分第一介电层。在保护层与第一介电层中具有沟槽。间隔件部位于沟槽与密封环结构之间。半导体结构可降低用以形成沟槽的蚀刻工艺的时间与功率。
-
-
-
-
Search Results
5
records
(took 0.024 seconds)
